教材新知：CPLD之课程与技术观念 笔者：詹晋荣（电子科）.docVIP

教材新知：CPLD之課程與技術觀念 筆者：詹晉榮（電子科） 序： 近幾十年來，由於半導體技術的突飛猛進，造成了整個科技（包括電機、電子以及資訊）的改革，可說是又一次的工業革命，這樣的進步不襟令身為教育先鋒的我們，也需在這一波波的教改浪潮聲中，對整個電子科的教材作一番的審視。 以往的時代，電子科的實習、技能訓練、以及學科的基礎完全是以電晶體、RLC、OPA、數位專用IC…等等傳統的電路為導向，但曾幾何時，這些熟悉的電路所兜成的電路板已漸漸不見了，取而代之的皆是簡單而、且外觀都大同小異的晶片，這整個電子電路的演化可由下面的方塊圖詳細的看出。 整個電路的演進，使得以往帶著一大包IC零件、拼命焊接、拼命除錯、絞盡腦汁佈線的情況已跟不上實際上的電路設計方式，包括市面上的學習套件也都漸漸地變成只有一小顆晶片，在如此的情況下，我們訓練出的學生是否可以在業界具有競爭力？在升學的路上是否具有基本、可以銜接更深一層知識的能力？這都在在的令我們感到不確定，因為以往的電路觀念，可以說是完全的硬體(除了單晶片與微電腦外)，而晶片電路卻幾乎完全是類似軟體的電路設計，以後的訓練方式將不再是焊接、佈線的基本功了，因為這些將已經完全在電腦平台上完成，也就是電子設計自動化(EDA)，所以應該加強的是電路結構的觀念，及電路邏輯思考的能力，以下歸納幾點加入CPLD課程的理由： 1.跟上技術：使學生可以在業界，直接有競爭的能力。 2.為以後的學習打下基礎：CPLD為電路圖形設計，對龐大而複雜的電路並無法完全勝任，身為一個電子工程師還必須有電路程式化的能力，因此，可為以後奠定基礎。 3.配合教改的目標：在新課程中，所有的實習課已變得非常的迷你，加入 EDA的教學，可以縮短電路製作所耗費的時間。 4.提昇台灣產業：將傳統焊接、佈線、插件的產業，轉型為電路的更改、設計與應用，例如中科的設立，即是以IC設計應用為導向。 可是話雖如此，傳統的訓練亦不可完全廢除，因為再怎麼晶片化，韌體究竟是韌體，再怎麼樣也無法完全脫離硬體的架構，因此在課程上的調整，變成為我們當務之急所必須思考的一個課題！ CPLD之原由： CPLD早期即是PLD（可程式邏輯元件），它是利用多工器設計邏輯信號的原理，改成在編譯軟體中撰寫布林函式，然後經過編譯後再燒錄製元件中，使之成為制式的TTL IC，其優點是可整合多顆TTL IC成為另一顆IC，而且可以自行定義I/O接腳的位置，但缺點是設計方法和過程複雜，容量有限。因此在邏輯晶片的發展中便有許許多多的元件及系統產生，其發展過程及分類如方塊圖2-1。 最近幾年，由於半導體的迅速發展，才使CPLD（複雜可程式邏輯元件） / FPGA（場效可程式邏輯閘）得以問世，而這兩者有何差異呢？其實主要是由不同的製造廠家來定義，但最一般的分野是FPGA必須外掛記憶體，而CPLD則可直接離線工作，尤其是以Flash材料技術製成的元件，這些元件的詳細資料都可在各個廠商的網站上查到，在此列出幾家廠商及其網址如下： ALTERA： ATMEL： LATTICE： XILINX： CYPRESS： 方塊圖2-1 CPLD發展之軟體： 傳統的晶片發展與設計的方式是以軟體配合硬體的方式來發展，也就是當廠家發展出一個晶片時，應用的設計工程師即必須從新學習一套符合這顆IC的編譯軟體，以及這顆IC專用的語法和架構，如:8X51，PIC，68000…等等，這樣的觀念，使所有想踏入這領域的人，皆有所忌憚，因為光是一個廠商出產的元件就有許多型號，更不用說有那麼多家的廠商，因此，傳統的概念已不合時宜了，在晶片設計的領域中，是由基本的電路理論和一套軟體來支援所有的元件，也就是說，學的只是基本電路觀念和一套軟體而已，並不像直覺上那樣複雜而遙不可及，而這套軟體是由ALTERA公司發展的MAX+PLUS II，這套軟體包含了三種設計晶片的撰寫方式：Graphic_edit（電路圖形編輯設計）、AHDL/VHDL（硬體語言描述設計）、Verilog，設計者可依自己的習慣及電路的需求來作選擇，電路圖形編輯設計”為最初淺且方便的方式，使用者只需具備電路接線圖的概念，即可設計，是最符合CPLD精隨的設計方式，而後面兩者則是真正晶片設計的方式，在設計上比較有彈性，而且對同一個電路設計來講，程式簡短而且容易，可是必須具備有程式撰寫的能力，是比較屬於大學以上的課程，這三者的差異及使用狀況如圖3-1。 圖3-1 CPLD發展的硬體： CPLD的硬體，對一般不是很了解的人，可能會覺得好像無從跟隨，而且有許多的套件公司都發展了許多的實驗板，提供給初學者方便的學習，但是這些學習板的費用昂貴，而且又常有各自的發展軟體，使得