基于FPGA的学校打铃器设计.doc

基于FPGA的学校打铃器的设计 学 院 电 子 工 程 学 院 学 号 11111010103 班 级 A1121班 专 业 姓 名 何树良 指导 教 师 目 录 4 1.1选题目的 4 1.2课题研究内容 5 1.2.1 FPGA的发展历程 5 1.2.2 FPGA的优点 5 1.3器件及工具介绍 6 1.3.1 QuartusⅡ设计步骤 6 1.3.2 VHDL特点 6 7 2.1设计方案分析与选择 7 2.2打铃器总体构成 7 2.3分频模块设计 8 2.4消抖模块设计 9 2.5时钟模块设计 11 11 2.5.2分计数模块 12 2.5.3时计数模块 13 2.5.4调时模块 14 2.6闹钟模块设计 14 15 2.6.2比较模块 17 2.7打铃模块设计 18 2.8报警模块设计 20 2.8.1报警时长设定模块 20 21 2.9显示模块设计 23 时间切换模块 23 25 2.10按键电路设计 27 第三章 实验结果分析 28 3.1测试过程 28 3.2结果分析 29 参考文献 30 附 录 31 摘 要 打铃器为学校上下课时间的准确控制提供了很大的便利，并且在工厂、办公室等场合也起到了提醒人们时间的作用，因此打铃器的设计有一定的实用意义。本设计的学校打铃器采用基于现场可编程门阵列（FPGA）的方法，底层模块采用硬件描述语言（HDL）设计，不仅能对时、分、秒正常计时和显示，而且还可进行闹铃时间的设定，上下课时间报警，报警时间。系统主芯片采用美国Altera公司的EP3C40F484I7器件，由时钟模块、控制模块、闹钟模块、定时模块、数据译码模块、显示以及报时等模块组成，由按键进行时钟的校时、清零、启停等。本文在介绍FPGA器件的基础上，着重阐述了如何使用FPGA器件进行系统的开发，以及如何实现学校打铃系统通过及，打铃器正常计时、定时报警、报警时长设定等功能，可为日常作息提供准确、便捷的提醒。 关键词：打铃器 现场可编程门阵列 硬件描述语言 第一章 绪论 1.1选题目的 打铃器的数字化给人们生产生活带来了极大的方便，而且大大地扩展了时钟原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以时钟数字化为基础的。因此，研究时钟及应用，有着非常现实的意义。电铃广泛应用于学校、机关及工矿企事业单位，可实现作息时间的固定周期打铃，提示人们工作、学习或是休息。自古以来教育就已经成为社会生活中必不可少的一部分，随着教育体系的逐渐完善，定时提醒上下课时间的工具也尤为重要，不仅是学校中，在工厂、办公室等任何需要时间提醒的场合，打铃器都拥有举足轻重的位置，尤其是进入现代化社会以后，准确、方便的多功能打铃器便具有独特的研究意义。 另外，打铃器也拥有悠久的历史，从最早的人工打铃，到如今的电动打铃、智能打铃，经历了的变革，人工打铃不仅费时费力，而且准确性也不能保证，还可能会造成人为的误时误报。当代社会飞速发展的主要标志之一就是信息产品的广泛使用，而且产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。随着技术的发展，出现了各种各样的打铃器，有些带有音乐播放功能，可编入作息时间程序，并且能同时控制路灯、广播等其他电器，无音乐打铃器无需施工布线，降低了安装成本，还可以根据使用需要随时移动音乐电铃的位置，无线遥控的距离可达500米，成为学校、部队、工厂等部门的打铃控制新宠，十分简洁、便捷。 如今电子产品正向功能多元化体积最小化功耗最低化的方向发展。它与传统的电子产品在设计上的显着区别是大量使用大规模可编程逻辑器件，使产品的性能提高，体积缩小，功耗降低，同时广泛运用现代计算机技术，提高产品的自动化程度和竞争力，缩短研发周期[1]。EDA技术正是为了适应现代电子技术的要求，吸收众多学科最新科技成果而形成的一门新技术。 将借助EDA技术，完成基于FPGA器件的学校打铃器的设计。EDA技术的发展经历了一个由浅到深的过程数字电路用语言可以进行方便的描述，经过生成元件后可作为一个标准元件进行调用。同时，借助于开发设计平台，可以进行系统的仿真。 对于电子技术课程设计，特别是数字系统性的课题，，即可设计出各种比较复杂的数字系统，如设计频率计、交通控制灯、秒表等作为电子信息工程专业的学生，EDA技术毕业设计中可快速、经济地设计