FPGA_ASIC-基于FPGA与DSP的等精度数字频率计设计.pdfVIP

基于 FPGA 与 DSP 的等精度数字频率计设计 （湖南铁道职业技术学院）唐亚平 摘要：本设计根据等精度的多周期同步测频原理，采用Altera公司的FLEX10K10系列FPGA和TI的TMS320VC5402 进行硬件电路的设计。各项实测表明，多周期同步测频法是正确、合理和可靠的。 关键词：多周期同步测频法；FPGA ；数字信号处理器 中图分类号： TN713 文件标识码： B The Design of Equal Precision Digital Cymometer based on FPGA and DSP （Hunan Railway Professional Technology Collage）TANG Ya-ping Abstract: This paper introduces a method of measuring frequency by multi-period synchronous theory. And based on it , the FPGA and Digital Signal Processor implement the cymomenter . All the test proved that the multi-period synchronous measuring method is correct and stable. Keywords: multi-period synchronous measuring method ；FPGA ；DSP 频率检测是电子测量领域的最基本也是最重要的测量之一，频率信号抗干扰强，易于传输， 可以获得较高的测量精度, 所以测频率方法的研究越来越受到重视。本设计是以 FPGA 为核心的 等精度率数字频率计，采用 TI 公司的 TMS320VC5402 DSP 芯片和 Altera 公司的 FLEX10K10 系列 FPGA，采用多周期同步测频原理，实现了高精度的恒误差频率测量，在使用过程中无需量程切 换。经验证，产品性能稳定可靠，达到了较高的测量精度和测量速度。 1．多周期同步测频法原理 频率是周期信号在单位时间内的重复次数，电子计数器可以对一个周期信号发生的次数， 进行计数。如果某一信号在 T 秒时间间隔内的重复次数为 N 次，则该信号的频率f 为 f N (1) T 在直接测频率的基础上发展的多周期同步测频率法，在目前的测频系统中得到越来越多广 泛的应用。多周期同步法测频原理如图 1 所示。 图 1 多周期同步法测频原理波形图 1 首先，由控制线路给出闸门开启信号，此时，计数器并不开始计数，而是等到被测信号的 上升沿到来时，来真正开始计数。然后，两组计数器分别对被测信号子和标准信号分别进行计 数，要等到被测信号下降沿到来时才真正结束计数，完成一次测量过程。计数器的开闭与被测 信号是完全同步的。从图 1 中可以得到闸门时间不是固定的值,而是被测信号的整周期倍,即与 被测信号同步，因而不存在对被测信号计数的±1 误差，可得到式(2) n m (2) f X f S 变形后可得 n fx = fs (3) m 对上式进