基于FPGA的简易逻辑分析仪.pdfVIP

第34卷第12期 电子工套师 V01．34No．12 。2008。年12月 ELECTRONICENGINEER Dec．2008 基于FPGA的简易逻辑分析仪 左 超1，周金刚2，崔长生1 (1．华中科技大学电子系，湖北省武汉市430074； 2．华中科技大学电气学院，湖北省武汉市430074) 摘要：在嵌入式开发调试中，逻辑分析仪可以很好地辅助开发人员进行断点、触发和跟踪等调 在模拟示波器上显示可移动的时间标志线，并采用LED(发光二极管)显示时间标志线所对应时刻的8 路输入信号逻辑状态。系统以FPGA为控制核心，实现了FPGA与单片机的双工串行通信、触发控制、 数据采集存储和示波器显示等功能。系统工作稳定可靠，测量结果准确无误。 关键词：FPGA；逻辑分析仪；分时复用 中图分类号：TM930．9 挥了单片机控制功能优越的特性。 0引言 1．2存储模块选择 逻辑分析仪是一种类似于示波器的波形测试设 为了达到8路信号每个通道的存储深度为20bit， 备，可以监测硬件电路工作时的逻辑电平(高或低)， 且触发位置可调，这就要求存储触发位置前若干位的 并加以存储，用图形方式直观地表达出来，便于用户检 信息。 测、分析电路设计(硬件设计和软件设计)中的错误， 方案1：在FPGA中用移位寄存器对输入的数字 逻辑分析仪是设计中不可缺少的设备，通过它可迅速 信号进行移位存储，一旦触发条件满足，就将移位寄存 地定位错误，解决问题，达到事半功倍的效果。 器中存储的数字信号提取出来，即为触发点前的信息。 此方案简单易行，但可扩展性较差，而且占用较多资源 1方案论证与设计 (按设计要求，至少需8个20bit的移位寄存器，如果 1．1处理器的选择 想要扩展存储位数，则需更多比特的移位寄存器)。 方案1：采用MCS-51单片机作为系统核心，要求 单片机除了完成基本的控制和分析处理外，还要完成 RAM模块一直对外部的被测信号进行采样，并将采样 8路1rrL数据的采集、存储和示波器的显示控制。虽值循环地存入此模块中的256字节RAM，当触发信号 然单片机具有灵活的控制方式，但受到工作速率的影 到来时，继续采样40个点，以保证RAM中存放着触发 响，可能会使示波器显示屏幕抖动或者出现明显的回 前后各40个点的采样数据，然后将此RAM中触发点 扫线，从而难以达到较好的系统稳定性。 后的20个数据全部写入显示模块。同时，将触发信号 到来时RAM的地址送显存模块。这样就可以很好地 方案2：采用FPGA(现场可编程门阵列)作为控制 核心，即用FPGA完成信号采集、数据存储、触发控制对触发前后的各40个点的采样值进行寻址并显示。 与示波器的显示控制，控制部分以及人机交互同样利 同时，深度扩展方式也很简单，只需在触发点后，保证 RAM写有效周期增加，便可完成更多数据的捕捉。 用FPGA来实现。但是，FPGA系统逻辑复杂，易引入 不稳定因素。 方案2明显优于方案1，因此选择方案2。 方案3：采用FPGA作为逻辑判断核心、MCS-51单