基于FPGA的直接数字频率合成器_DDS_的设计.pdfVIP

2008 NO.24 科技资讯 SCIENCE TECHNOLOGY INFORMATION 学 术 论 坛 基于FPGA的直接数字频率合成器(DDS)的设计 杨清 （福建省福清龙华职业中专学校 福建福清 350300） 摘 要:随着数字技术和器件水平的提高，一种新的频率合成技术——直接数字频率合成 （简称 DDS或DDFS）得到了飞速的发展。本文所设计的正弦信号发生器电路是采用现场可编程门阵列 （FPGA）实现的一个数字频率合成器， 其主要是由相位累加器、加法器、波形存储器及滤波器等组成。本课题所设计出的DDS具有变频范围广，频率步进小、幅度和频率精 度高,频率和相位可调等特点，而且其最后输出的正弦信号频率高,可以达到100多MHz。 关键词:频率合成 信号发生器 DDS仿真 中图分类号:TN74 文献标识码:A 文章编号:1672-3791(2008)08(c)-0171-03 伴随着超高速数字电路的发展以及对 1.2 FPGA的开发平台 过程就是由累加器产生的一组二进制数输入 DDS的深入研究,DDS的高工作频率以及它的 FPGA的开发平台的一个优点就是可以 到正弦查询表地址上查询表把输入的地址相 抗噪声性能已接近并达到锁相频率合成器相当 实时的观看其波形仿真,可以边调试程序边看 应的信息映射成相应的数字量信号,驱动 [4] 的水平 。随着这种技术的发展,其将被广泛 波形的仿真结果,实时的对程序进行修改优 DAC,输出模拟量。通过D/A进行数模转 应用于电子通讯、电子雷达、卫星导航、电子 化。本设计采用软件开发平台是Quartus_II,换,输出波形通过滤波器滤波,就可以得到平 [5] 对抗以及现代化的仪器仪表工业等领域 。 Quartus II软件丰富的特性和各类的辅助工具 滑的正弦波。DDS的原理框图如下图1所示。 传统直接数字频率合成器(DDS)技术,一 在设计Altera FPGA、CPLD和结构化ASIC 其中K为频率控制字,P为相位控制字,f 般采用像单片机等类似的MCU,其产生正弦 时发挥最大效能和性能。时序分析器——更快 为参考时钟频率,N为相位累加器的字长相位 信号的输出频率比较小,很难符合现代的通讯 地逼近时序,缩短编译时间,减少存储器资源占 累加器在始终f的控制之下以步长k作累加, 等各方面的要求。基于FPGA的直接数字频 用,并且方便地从Altera标准时序分析器进行 输出的N位二进制码与相位的控制字P相加 [1] 率合成器,相比于其它频率合成方法,具有其 转换,从而提高了效能 。 后作为波形ROM进行寻址,波形ROM输出D 特定的优越性能和特点,目前它已经成为现代 2.3 FPGA的开发语言Verilog-HDL 位的幅度码S(n)经过D/A转换器变成阶梯波 频率合成技术中的领先者。其主要体现在相 目前大型集成电路结构越来越复杂,门级 S(t),再经过低通滤波器平滑后就可以得到合 对带宽宽,频率转换时间短,输出频率是数字 电路描述不易于管理和理解的缺点越来越明 成的信号波形。合成的信号波形形状取决以 可调的,频率分辨率高。输出相位连续,可产 显,这使得采用抽象的设计方法来对电路进行 波形ROM中存放的幅值码,因此用DDS可以 [7] 生宽带正交信号及其他多种调制信号,可编程 设计成为必要。 本文以Verlog-HDL作为 产生