精简指令集微处理器流水线架构模型设计.pdfVIP

精简指令集微处理器流水线架构模型的设计 摘要 随着半导体和通信技术的迅猛发展，人们对嵌入式专用集成电路 (ASIC)的要求日益提高。不仅要求芯片有很强的数据处理能力，而 且还要满足实时响应、功耗小、故障率低等苛刻条件。目前中国的半 导体制造业的蓬勃发展给予中国芯片设计公司采用世界上最先进嵌 入式系统技术——片上系统(SOC)一个机会。片上系统也就是在单 芯片上集成了处理器、存储空间、外围接口电路和应用电路，并且独 立工作的系统。在任何片上系统模型中，微处理器都是其核心部分， 本论文就是提出了一种可以商用化通用微处理器数据通道设计模型。 通过对比和参照国内外先进的微处理器设计理念和商业方案，决 定设计采取精简指令集计算机(RISC)微处理器的设计，因为它满足 嵌入式系统对微处理器的基本要求。在指令集方面选取了兼容MIPS 指令集的方法，这样不仅微处理器的结构更容易被理解，也减轻了自 主编写操作系统的压力。论文设计中采用了五级流水线结构，分别为 取指令、指令译码、指令执行、存储器访问和寄存器写回。论文中还 设计了部分控制电路来解决由于采用指令并行结构而带来的流水线 冲突问题——结构灾害、数据灾害和控制灾害。通过在芯片性能、成 本和功耗间折衷考虑，提供了在工程上允许的解决方案。最后，采用 半导体设计公司常用的设计文档书写格式，运用硬件描述语言 Verilog HDL对整个流水线的数据通道进行详细的行为级建模。 在论文的附录资料中，提供了整个流水线模型的代码。在代码中 体现出了比国内两大微处理器方舟和龙芯设计优越的地方——跳转 预测采用了历史表项的方法，这样可以将正确率提高的98％以上。 关键词：专用集成电路微处理器SOC流水线Verilog行为级代码 i onSet Mi I nstruct Reduced croprocessor Computer ModeI iReArchitecture PipeI Design ABSTRACT a咖nd：=：瓣j竺銮 W：盎?裟篡冀篡se血mi-山condmuct山or real-time androbustintough response，lowpower，cost—efficient the ofIC a environments．Nowadaysboomingfoundrybringskeyopportunity that the embedded on SystemChip(soc) adoptscutting—edgetechnique。the meansa which to inChina．TheSoC systemchip chip—designcompanies and the circuit processor，memory，interfaceapplication integrates circuitcanrun