FPGA_ASIC-SoC设计链中的可配置IP.pdfVIP

电子发烧友 电子技术论坛 SoC 设计链中的可配置IP Victor Berman ，音视潮公司总裁兼首席执行官 摘要：本文简要介绍了SoC 设计链面临的挑战以及对可配置IP 提出的新的要求。重点分析了如何 利用Improv 系统公司开发的VLIW 架构和包括Jazz DSP 平台的工具套件进行快速、低成本、高性 能的终端设计。 关键词：可配置IP ；VLIW ；Jazz ；SoC 1、引言 随着 IC 的生产成本持续上涨，消费类电子产品制造商不得不努力寻求多种方法以满足价格上 升的迫切要求同时提高自身的利润空间。这些方法中至关重要的一点就是采用可配置IP，借助其灵 活可变且可重复使用的平台来降低总的生产成本。这就要求一个芯片就能支持多个产品，而且各系 列芯片的生产通过一个基础设计就能完成，快速而价廉。使用可配置IP，公司就可以借用自身无法 拥有的第三方资源，以最经济实惠的方式获取前沿技术和解决方案。Improv 公司从事可配置 DSP IP 设计已达 10 年之久，成功地为不同的市场需求提供硅验证解决方案，帮助众多公司确立了技术 和上市时间方面的优势。 可配置 IP 要满足设计师和制造商的需求就必须能够最有效地融入 SoC 设计链中。