EDA(交通控制器).docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA实验报告 实 验 名 称 : 交通灯控制器的设计 专 业 班 级 : 电信1002班 学 生 姓 名 : 姚晓魁 学 号 : 201046830412 指 导 教 师 : 李相国 实验设计时间: 2012-2013学年第一学期 一:实验要求: 交通灯控制器的设计: 交通灯的4种可能亮灯的状态 状态 东西方向 南北方向 红 黄 绿 绿 黄 红 1 1 0 0 1 0 0 2 1 0 0 0 1 0 3 0 0 1 0 0 1 4 0 1 0 0 0 1 红灯亮的时间为45s,绿灯亮的时间为40s,黄灯亮的时间为5s;同时用数码管显示当前状态(红,黄,绿灯)剩余的时间;另外设计一个特殊状态,当特殊状态出现时,两个方向都禁止通行,指示红灯,计时器不显示时间。特殊状态解除后,重新计数并指示时间。 将四种状态分别定义为rg,ry,gr,yr;特殊状态定义为rr; fordid为高电平时,状态为rr;forbid为低电平时,状态从rr跳变到rg;经过40s后跳变到ry;再经过5s后跳变到gr;再过40s后跳变到yr;再经过5s后就是又一个状态循环。 将程序设计成三个模块,分别是状态、计数、显示模块;在状态模块中主要是用状态机来描述状态的跳变。 三:试验程序: (1)状态机模块: ------------------------------------------------- LIBRARY ieee; USE ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; ------------------------------------------------- ENTITY eda IS PORT ( clk, forbid: IN STD_LOGIC; s1,s2,s3,s4:out std_logic_vector(3 downto 0); yy:out std_logic_vector(5 downto 0)); END eda; ------------------------------------------------- ARCHITECTURE behavior OF eda IS CONSTANT timeRG : std_logic_vector(7 downto 0) :; CONSTANT timeRY : std_logic_vector(7 downto 0) : CONSTANT timeGR : std_logic_vector(7 downto 0) : CONSTANT timeYR : std_logic_vector(7 downto 0) : TYPE state IS (RR,RG, RY, GR, YR); SIGNAL pr_state, nx_state: state; SIGNAL time1 : STD_LOGIC_VECTOR(7 DOWNTO 0); signal count1 : STD_LOGIC_VECTOR(7 DOWNTO 0); signal a,b:STD_LOGIC_VECTOR(7 DOWNTO 0); signal y: STD_LOGIC_VECTOR(5 downto 0); ---------------li hua yu ju -------------------------- component jishi port(sel:in std_logic_vector(5 downto 0); count11 :in STD_LOGIC_VECTOR(7 DOWNTO 0); y1 :out STD_LOGIC_VECTOR(7 DOWNTO 0); y2 :out STD_LOGIC_VECTOR(7 DOWNTO 0) ); end component; ------------------------------------------------------- component xianshi port( yy1 : in STD_LOGIC_VE

文档评论(0)

克拉钻 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档