QuartuaII使用方法.pptVIP

EDA技术与VHDL 第4章 QuartusII使用方法 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 全程编译包括对设计输入的多项处理操作，其中包括排错、数据网表文件提取、逻辑综合、适配、装配文件（仿真文件与编程配置文件）生成，以及基于目标器件的工程时序分析等。 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 十进制计数器实现流程 4.1 引脚设置和下载 4.1 引脚设置和下载 4.1 引脚设置和下载 4.1 引脚设置和下载 4.1 引脚设置和下载 4.1 引脚设置和下载 4.1 引脚设置和下载 4.1 引脚设置和下载 4.1 引脚设置和下载 4.2 SignalTapII实时测试 4.2 SignalTapII实时测试 4.2 SignalTapII实时测试 4.2 SignalTapII实时测试 4.2 SignalTapII实时测试 4.2 SignalTapII实时测试 4.2 SignalTapII实时测试 4.2 SignalTapII实时测试 4.3 编辑SignalTapII的触发信号 4.3 编辑SignalTapII的触发信号 4.3 编辑SignalTapII的触发信号 习 题 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 实 验 与 设 计 4.1.8 配置文件下载 图4-27 ByteBlasterII编程下载窗 4.1.9 编程配置器件 图4-28 ByteBlaster?II接口AS模式编程窗口 4.1.9 编程配置器件 图4-29 AS模式编程成功 嵌入式逻辑分析仪可以随设计文件一并下载于目标芯片中，用以捕捉目标芯片内部系统信号节点处的信号或总线上的数据流，而又不影响原硬件系统的正常工作。 signalTapII的目的： 在实际监测中，SignalTapII将测得的样本信号暂存于目标器件中的嵌入式RAM中，然后通过器件的JTAG端口将采得的信息传出，送入计算机进行显示和分析。 1．打开SignalTap?II编辑窗口 图4-30 SignalTap?II编辑窗 File-New-Other files-signalTap II 2．调入待测信号 更改此名，如改为cnts 双击，即弹出Node finder，选择需要观察的信号 2．调入待测信号 注意： （1）如果有总线信号，只须调入总线信号名即可； （2）慢速信号可不调入； （3）调入信号的数量应根据实际需要来决定，不可随意调入过多的、没有实际意义的信号； 3．SignalTap II参数设置 图4-31 SignalTap II编辑窗 触发信号 触发方式 5．文件存盘 图4-32 设定SignalTap?II与工程一同综合适配 5．编译下载 图4-33 下载cnt10.sof并准备启动SignalTap?II 6．启动SignalTap?II进行采样与分析 图4-34 SignalTap?II采样已被启动 6．启动SignalTap?II进行采样与分析 图4-35 SignalTap?II数据窗设置后的信号波形 6．启动SignalTap?II进行采样与分析 7．SignalTap II的其他设置和控制方法 图4-36 选择高级触发条件 signalTapII提供了编辑具有特定逻辑条件触发信号的功能，即具有编辑触发信号逻辑函数的功能，而且是用原理图方法编辑的。 图4-37 进入“触发条件函数编辑”窗口 图4-38 编辑触发函数 4-7. 归纳利用QuartusII进行VHDL文本输入设计的流程：从文件输入一直到SignalTap II测试。 4-8. 如何为设计中的SignalTap II加入独立采用时钟？试给出完整的程序和对它的实测结果。 4-9. 参考Quartus?II的Help，详细说明Assignments菜单中Settings对话框的功能。 （1）说明其中的Timing Requirements Qptions的功能、使用方法和检