2006-2007第二学期数字逻辑电路课程设计.docVIP

2006-2007第二学期数字逻辑电路课程设计 （6.20~6.26） 一、课程目的要求： 数字是专业的基础实验课程，数字理论课程，是理论教学的深化和补充，同时具有较强的实践性， 3．换向时要有4秒的黄灯期； 4．南北通行时间为20秒，到时间则转换，若未到时，但是南北方向已经无车，也要转换。 5．附加：用数码管显示计时。 课题3、数字频率计 针对序列窄脉冲的频率(周期)的检测（TTL标准） 3位十进制数频率计,测量范围1MHZ。显示 溢出 量程 课题4、智力竞赛抢答电路 可有六个竞赛小组进行抢答，用LED显示抢答的组号，抢答成功后的倒计时，声音和清零。 课题5、密码锁的设计与实现 包括密码设置、输入、检验、开锁、关锁、报警、显示。 课题6、多进制转换（十、八、十六） 几种常用进制之间的转换，并要求用LED输出。 课题7、洗衣机等家电设备的智能化控制 定时、设备编码、控制、状态显示。 课题8、出租车里程计价表 能实现计费功能。计费标准自定（并能够预置）同时能够LED显示。 课题9、序列信号检测器 当连续的脉冲序列与预先设定的码一致时，显示某种标志。 课题11、数字钟的设计 6个LED显示，校时、校分，设置闹钟等。 课题12、电子秒表 计时精度0.01秒、6位LED显示、计数器最多1小时、设置复位与启动停止开关。 课题13、自动售货机控制系统的设计 设计一个自动售货机，它能够对货物信息的存取、硬币处理、余额计算和显示等功能。 课题14、电梯控制器的设计 设计一个6层楼的电梯控制器，考虑采用某种优先策略。 课题15、其他（自选课题） 三、教学方式： 1、设计课题学生自行选择，4个人一组。 2、课题无标准答案，望大家开动脑筋，发挥自己的主观能动性，不局限于题目的要求，考核成绩根据实做情况定成绩。 3、采用EWB软件作为电路仿真工具，输入方式与显示结果均使用EWB中的部件实现。 4、对设计完成较好的同学，可考虑采用CPLD软件来实现设计。 四、主要教学参考书： 《电子技术基础实验与课程设计》 高吉祥主编 电子工业出版社 2002 《数字电路与逻辑设计》（第3版），王疏银编，高教出版社 2001 《数字电子技术基础》第四版，阎石编，高教出版社 2000 《电子技术基础数字部分》第4版 ，康华光编，高教出版社 2000 《CPLD技术及其应用》，宋万杰编，西安电子科技大学出版社 2002 五、考核方式及要求： 课程设计报告包括电子版和纸质版 优：报告撰写好、有设计原理、仿真波形或结果分析、硬件验证效果好、课题完成1个及以上。 良：报告撰写较好、有设计原理、仿真波形或结果分析、硬件验证效果较好、课题完成1个。 中：报告撰写一般、有设计原理、仿真波形或结果分析、硬件验证功能基本实现、课题完成1个。 及格：报告撰写较差、有部分设计原理、仿真波形及结果分析、硬件验证功能基本实现、课题完成1个。 不及格：报告撰写很差、没有设计原理、仿真波形或结果分析、硬件验证功能基本没有实现、课题完成1个及以下。 课程设计报告 课题：八位二进制并行加法器的实现 成员：邵南南、凌华娟 报告制作人：邵南南 南京师范大学中北学院信息系计算机科学与技术专业05（19）班 2007年7月 一、课程设计内容及要求 本次课程设计要求设计并实现一个由两个四位二进制并行加法器级联构成的八位二进制并行加法器，编程语言： VHDL 二、系统总体设计（框图） 方案一：八位直接宽位加法器，它的速度较快，但十分耗费硬件资源，对于工业化设计是不合理的。 方案二：由两个四位加法器组合八位加法器，其中四位加法器是四位二进制并行加法器，它的原理简单，资源利用率和进位速度方面都比较好。综合各方面的考虑，决定采用方案二。 四位二进制并行加法器和串行级联加法器占用几乎相同的资源。这样多位数加法器由四位二进制并行加法器级联构成是较好的折中选择。 本实验中的八位二进制并行加法器即是由两个四位二进制并行加法器级联而成的。 三、系统及模块设计与说明（行为设计） 模块一：设计一个四位二进制并行加法器 1，设计一个模块w，定义A、B、S、CIN四个量，A、B分别表示四位加数和被加数，S表示两数之和（四位），CIN表示两数相加所得到的进位。 2，定义AA(4 DOWNTO 0)=0A(3 DOWNTO 0)，BB(4 DOWNTO 0)=0B(3 DOWNTO 0)，SINT(4