清华计算机组成原理习题课课件 提高题.ppt

计算机组成原理 2.2A 你知道有几种进位链电路？各有什么特点？若机器字长为32位，画出最快的一种进位链框图，并在框图中标出每一个进位的名称。 2.3B 设寄存器位数为16位（含一位符号位），若机器完成一次加法和一位各需100ns，则实现Booth算法最多需多少ns?实现补码除法时，若将上商和移位同时进行，则供需多少ns? 2.4B 64位的全加器，以4位为一组，16位为一大组，大组内包含4个小组。设与非门的级延迟时间为20ns,与或非门的级延迟时间为30ns 。当Gi (Gi =Ai Bi)和Pi(Pi=Ai+Bi)形成后，采用单重合双重分组跳跃进位链，产生全部进位的时间分别为多少ns ？ 2.4B 64位的全加器，以4位为一小组，16位为一大组，大组内包含4个小组。设全加器的进位延迟时间为20ns,求和延迟时间为30ns，小组内并行进位的延迟时间、大组内和大组间的并行进位的延迟时间均为20ns。求： 1）该加法器采用串行进位方式时，完成一次加法需要多少时间？ 2）该加法器采用单级分组时，小组内采用并行进位，小组间采用串行进位，完成一次加法需要多少时间？ 3）该加法器采用两级分组时，小组内采用并行进位，大组内也采用并行进位，大组件采用串行进位，完成一次加法需要多少时间？4）该加法器采用两级分组时，小组内、大组内和大组间均采用并行进位时，完成一次加法需要多少时间？ 3.7B 若机器数字长16位（含一位符号位），当机器做源码一位乘除和补码Booth算法一位乘除时，其加法和移位的次数最多次数各为多少？ 3.8B 设32为长的浮点数，其中阶符1位，阶码7位，数符1位，尾数23位。分别写出机器数采用源码和补码表示时，所对应的最接近0的十进制负数。 3.9B 在整数定点机中，若寄存器的内容为80H，当它分别代表原码、补码、反码和无符号数时，所对应的十进制数各为多少？ 3.10A 将4位有效信息1001编成循环冗余校验码，已知生成多项式为X3+ X1+ X0 即1011，要求写出编写过程。 （1001110） 3.11B 已知两个浮点数 X=0011,01001; Y=1111,01011。它们的阶码均为4位（含一位阶符）补码，尾数为5位原码（含一位尾符）按要求求出：1.列出求X/Y的运算步骤； 2.采用不恢复余数法求出商及余数； 3.并对结果进行规格化及舍入处理。 4.3B 设CPU 由16根地址线，8个数据线，并用/MREQ做访存控制线号，有R/W做读写命令信号。自选各类存储芯片，画出CPU和存储芯片的连接图，要求： 1. 最大8K地址是系统程序区，与其相邻的8K地址是系统程序工作区，最小16K是用户程序区。 2. 写出每片存储芯片的类型及地址范围（用十六进制表示）。 3. 用74138译码器及其它门电路详细画出存储芯片的选片逻辑。 5.3B 某机指令字长为32位，共有105种操作，且CPU内有16个32位的通用寄存器。如果主存可以直接或间址寻址，采用寄存器-存储器型指令，能直接寻址的地址范围是多少？若除直接、间接寻址外，还能采用通用寄存器作为基址寻址，画出寄存器-存储器型的指令格式？它的寻址的最大地址范围是多少？ 5.4B 某计算机主存大小64KB，CPU内部由8个16位通用寄存器，8个8位通用寄存器，1个变址寄存器。该机有指令系统64条指令，全部为寄存器寄存器型或寄存器存储器型指令，同时支持8位和16位运算。当操作数不在寄存器中时，采用下列寻址方式：1）寄存器间接寻址（用16位寄存器）；2）存储器直接寻址；3）基址变址寻址（用任意16位寄存器做基址寄存器，位移量16位）。要求： 1.设计适合该计算机的指令格式，使指令长度最短，并画出各种类型的指令格式示意图。 2.写出各种指令寻址方式计算有效地址的表示式。 6.2A 介绍一下微指令格式的分类及特点。 6.3B 1）画出微程序控制器的原理方框图。 2）写出一条ADD X,D（X为变址寄存器，D位主存地址）指令，微程序控制器所发出的全部微操作命令机节拍安排。 3）简述微指令的控制方式，各有何特点？ 4）微