IBIS学习笔记.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
IBIS学习笔记 发布时间:2010-11-19 17:42:37 技术类别:CPLD/FPGA 需要确认注册邮箱后才能下载,立即确认我的邮箱 IBIS(Input/Output Buffer Information Specification)模型是基于V/I曲线的对I/O Buffer快速准确建模的方法,其目的是提供一种集成电路制造商与仿真软件供应商以及设计工程师之间相互交换电子元件仿真数据的标准方法。IBIS是一种行为模型,它不是从要仿真的元件的结构出发定义的,而是从元件的行为出发定义的。IBIS本身是一种标准的文本格式,它记录驱动器和接收器的不同参数,如驱动源输出阻抗、上升/下降时间以及输入负载等参数,但它不说明这些记录参数是如何使用的。 ??? IBIS模型分为驱动器模型和接收器模型,如下图示: ? ? Pull up/pull down:标准输出缓冲器的上拉和下拉晶体管,用直流I/V数据表来描述它们的行为。 ?Power clamp/gnd clamp:静电放电和钳位二极管,用直流I/V数据表来描述它们的行为。 ?Ramp:表示输出从一个逻辑状态转换到另一个逻辑状态,用dV/dt来描述。 ?C_comp:硅晶圆电容,它是不包括封装参数的总输出电容。 ?R_pkg/L_pkg/C_pkg:封装带来的寄生电阻、电感和电容。。 无论是驱动器模型还是接收器模型都是由两部分组成的:缓冲器结构模型([model] section)和封装因子([component][pin] section)。 IBIS文件结构 IBIS文件包括了从行为上模拟一个器件的输入、输出和I/O缓冲器所需要的数据,它以ASCII的格式保存。IBIS文件的格式如下图示: IBIS文件主要由三部分构成: 1.?文件头描述:包括IBIS版本、文件名以及资料来源、修订等信息。 2.?元件描述:该部分包含从数据手册中得到的元件引脚、封装电特性等信息,用关键字[package]和[pin]说明。 3.?模型描述:该部分描述电流、电压曲线和开关特性,模型用[pull up]、[Pull down]、[gnd clamp]、[power clamp]和[ramp]等关键字说明,[model]后的参数定义了模型的类型(输入、输出、I/O、开漏极等)以及它的输入/输出电容。 IBIS模型有3组可能的值:min、max以及typ。 IBIS文件中的V/I曲线数据包括:pull up、pull down、power clamp、gnd clamp四种,V/I曲线数据描述电压从-Vcc~+2Vcc的对应电流的情况,输入芯片的电流为正。 IBIS模型类型: 1.?输入(input):作为接收器,必须定义输入门限(Vinh、Vinl)、Power clamp和gnd clamp; 2.?输出(output):作为驱动器,必须定义power clamp、gnd clamp、pull up、pull down、ramp(dV/dt),此外可以有输出高低电平门限(不属于IBIS模型规范); 3.?I/O:根据使能既可以作为驱动器也可以作为接收器; 4.?三态(3-state):通常作为驱动器,也可通过使能端关闭; 5.?open_drain:典型的驱动器模型,有一个开路的上拉侧; 6.?I/O_open_drain:具有I/O和open_drain双重特性; 7.?open_sink:驱动器模型,有一个开路的上拉侧,由用户提供一个上拉的电阻和一个电压连接; 8.?I/O_open_sink:具有I/O和open_sink双重特性; 9.?open_source:驱动器的模型,有一个开路的下拉侧,由用户提供一个下拉电阻和地或电源的电压连接; 10.?I/O_open_source:具有I/O和open_source双重特性; 11.?ECL:Emitter Coupled Logic,包括input_ECL、output_ECL、I/O_ECL、3-state_ECL; 12.?终端terminator:通常是输入模型,当没有数字逻辑门限时作为模拟的负载效应,如电阻、电容、二极管等。 参考资料: ??Cadence高速PCB设计与仿真分析??? 北京航空航天大学出版社?? 黄豪佑等

文档评论(0)

书房 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档