uestc微处理器体系结构嵌入式系统设计第2章 计算机系统组成与体系结构.pptVIP

算术逻辑单元ALU 累加器ACC 累加锁存器 暂存器 标志寄存器FR 通用寄存器组 堆栈指针SP 程序计数器PC 微 操 作 控 制 电 路 指令译码器ID 指令寄存器IR 操作码 , 地址码 脉冲分配器 时钟脉冲源 控制总线CB 地址总线AB 数据总线DB 内部总线 地址缓冲器 数据缓冲器 运算器 寄存器组 控制器 模型机CPU子系统 * * / 50 模型机指令系统 指令是发送到CPU的命令，指示CPU执行一个特定的处理，如从存储器取数据、对数据进行逻辑运算等。CPU可以处理的全部指令集合称为指令集(Instruction Set)。指令集结构(ISA，Instruction Set Architecture) 是体系结构的主要内容之一，对CPU的基本组织会产生非常大的影响。ISA功能设计实际就是确定软硬件的功能分配。 指令通常包含操作码和操作数两部分。操作码指明要完成操作的性质，如加、减、乘、除、数据传送、移位等；操作数指明参加上述规定操作的数据或数据所存放的地址。 汇编语言源程序 机器语言程序 （目标代码） 汇编（汇编程序） 高级语言源程序 编译或解释（编译程序） 模型机常用汇编指令 指 令 类 型 操作码示例 操作数示例 说 明 算术类 加法 ADD Rs1, Rs2, Rd① Rs, Imm②, Rd (Rs1)+(Rs2)?Rd (Rs)+Imm?Rd 运算类指令只能对寄存器中的数据或立即数进行直接操作 减法 SUB Rs1, Rs2, Rd Rs, Imm, Rd (Rs1)-(Rs2)?Rd (Rs)-Imm?Rd 逻辑类 位与 AND Rs1, Rs2, Rd Rs, Imm, Rd (Rs1)?(Rs2)?Rd (Rs)?Imm?Rd 位或 OR Rs1, Rs2, Rd Rs, Imm, Rd (Rs1)?(Rs2)?Rd (Rs)?Imm?Rd 位非 NOT Rs, Rd ！(Rs)?Rd 传送类 存储器或I/O读 LDR [MEM], Rd [MEM]? (Rd) 将指定地址的存储单元或I/O端口的值读入寄存器Rd 存储器或I/O写 STR Rs, [MEM] (Rs)?[MEM] 将寄存器Rs的值写入指定地址的存储单元或I/O端口 寄存器访问 MOV Rs, Rd Imm, Rd (Rs)?(Rd) 跳转类 无条件跳转 JMP Lable Lable?(PC) 条件跳转 JX/JNX Lable If X为真/假，则Lable? (PC) 过程调用 CALL Sub-Lable Sub-Lable?(PC) 调用子程序 过程返回 RET - 返回主程序 其他 停机 HLT - 模型机工作原理 计算机的工作本质上就是执行程序的过程。 顺序执行 指令执行的基本过程可以分为取指令(fetch)、分析指令(decode)和执行指令(execute)三个阶段。 非顺序执行 转移（jump）：执行条件/无条件转移指令，不返回 过程（procedure）调用：主程序调用子程序后返回断点 中断（interrupt）：外界突发事件处理完后返回断点 异常（ exception）： 程序本身产生的某些例外处理完后重新执行 陷阱(trap) ： 程序本身产生某些例外条件处理完后返回断点 * */81 * * / 50 程序的执行过程 取指令、分析指令、执行指令 AB DB ALU 累加器ACC 暂存器 标志寄存器FR 寄存器组 操作控制器OC 指令译码器ID 指令寄存器IR 操作码, 地址码 内部总线 地址缓冲器 数据缓冲器 程序计数器PC 地址译码 读控制 B0H 5CH 04H 2EH 地址 1001H 1002H 1003H 内容 1000H 内存储器 MOV 5CH, R1 ADD R1, 2EH, R2 ＋1 CPU外 CPU内 ① ② ③ ④ ⑤ ⑥ ① ② ③ ④ ⑤ ⑥ ① ③ ④ ⑤ ⑥ ② ① ② ③ ④ ⑤ ⑥ ⑦ ⑧ * * / 50 对冯·诺依曼体系结构的改进 改进 CPU指令集 存储器子系统 输入/输出子系统 改变 改变串行执行模式，发展并行技术； 改变控制方式，发展数据、需求、模式等其它驱动方式； 3-6章重点 指令功能、指令格式、寻址方式 分层结构 高速总线+多种接口方式 冯·诺依曼型计算机的本质特点也造成了其瓶颈： 指令执行的串行性 存储器读取的串行性 不同的指令集设计策略：CISC与RISC CISC（Complex Instruction Set Computer，复杂指令集计算机） 不断增强指令的功能以及设置更复杂的新指令取代原先由程序段完成的功能，从而实现软件功能的硬化。 RISC（Reduced In