第二章 arm微处理器及其硬件体系结构.pptVIP

2.2 ARM体系结构的技术特征 ARM的体系结构采用了若干Berkeley RISC处理器设计中的特征 Load/store体系结构 固定的32位指令 3地址指令格式 也放弃了其它若干Berkeley RISC特征 寄存器窗口 延迟转移 所有的指令单周期执行 2.2.1ARM体系结构的基本版本 版本1，本版本包括下列指令： 乘法指令之外的基本数据处理指令； 基于字节，字和多字的存储器访问操作指令（Load/Store）； 子程序调用指令BL在内的跳转指令； 完成系统调用的软件中断指令SWI。 版本2 ，与版本1相比版本2（2a）增加了下列指令： 乘和乘加指令； 支持协处理器的指令； 对于FIQ模式，提供了额外的影子寄存器； SWP指令及SWPB指令。 版本3较以前的版本发生了大的变化 地址空间扩展到了32位，但除了版本3G外的其他版本是向前兼容的，也支持26位的地址空间； 分开的当前程序状态寄存器CPSR（Current Program Status Register）和备份的程序状态寄存器SPSR（Saved Program Status Register），SPSR用于在程序异常中断时保存被中断的程序状态； 增加了两种异常模式，使操作系统代码可以方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常； 增加了MRS指令和MSR指令用于完成对CPSR和SPSR寄存器的读写。 修改了原来的从异常中返回的指令。 版本4。与版本3相比，版本4增加了下列指令 有符号、无符号的半字和有符号字节的load和store指令。 增加了T变种，处理器可以工作于Thumb状态，在该状态下的指令集是16位的Thumb指令集。 增加了处理器的特权模式。在该模式下，使用的是用户模式下的寄存器。 版本5主要由两个变型版本5T、5TE组成 相比与版本4，版本5的指令集有了如下的变化： 提高了T变种中ARM/Thumb混合使用的效率。 增加前导零记数（CLZ）指令，该指令可使整数除法和中断优先级排队操作更为有效； 增加了BKPT（软件断点）指令； 为协处理器设计提供了更多的可供选择的指令； 更加严格地定义了乘法指令对条件码标志位的影响。 ARM体系版本6是2001年发布的。 新架构v6在降低耗电量的同时还强化了图形处理性能。通过追加有效进行多媒体处理的SIMD功能，将语音及图像的处理功能提高到了原机型的4倍。ARM体系版本6首先在2002年春季发布的ARM11处理器中使用。除此之外，v6还支持多微处理器内核。 ARM体系结构总结 2.5 ARM典型流水线技术简介 三级流水线ARM的组织 五级流水线ARM的组织 1、三级流水线ARM的组织 ARM的3级流水线介绍 到ARM7为止的ARM处理器使用的简 单3级流水线分别为 取指级 译码级 执行级 2、五级流水线ARM的组织 使用5级流水线的ARM处理器包含下面5个流水线级 取指 译码 执行 缓冲\数据 回写 3、ARM 寄存器(37) Abort Mode r0 r1 r2 r3 r4 r5 r6 r7 r8 r9 r10 r11 r12 r15(pc) cpsr r13(sp) r14(lr) spsr 当前可见寄存器 r13(sp) r14(lr) spsr r13(sp) r14(lr) spsr r13(sp) r14(lr) spsr r8 r9 r10 r11 r12 r13(sp) r14(lr) spsr 备用寄存器 User FIQ IRQ SVC Undef r13(sp) r14(lr) 30 个通用32位寄存器，1 个程序计数器PC 6 个状态寄存器 15 个通用寄存器 (R0-R14), 1或者2个状态寄存器和程序计数器在任何时候都中可见的 2 Thumb state Low registers Thumb state High registers Note: System模式使用user模式寄存器集 FIQ Usermoder0-r7,r15,andcpsr r8 r9 r10 r11 r12 r13(sp) r14(lr) spsr User r8 r9 r10 r11 r12 r13(sp) r14(lr) r15(pc) cpsr r0 r1 r2 r3 r4 r5 r6 r7 IRQ r13(sp) r14(lr) spsr Usermoder0-r12r15,andcpsr SVC r13(sp) r14(lr) spsr Usermoder0-r12r15,andcpsr Undef r13(sp) r14(lr) sps