EDA 实验报告册.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA实验报告册 ——电子信息科学与技术 班级学号 姓 名 实验一 二选一电路设计 一、实验目的: 掌握quartusⅡ软件的授权, 并熟悉基本project的建立过程,仿真要求 二、实验器材: PC机一台、EDA教学实验系统、下载电缆一根(已连接好)。 三、实验要求: 1.利用文本输入法对2选1电路设计进行描述; 2.进行波形仿真测试; 四、实验原理 简述2选一的原理 五、实验步骤: 在quartusⅡ6.0上进行编程、编译、综合、适配和仿真。 六、实验报告: 将实验原理、设计过程、编译仿真波型和分析结果、硬件测试实验结果写进实验报告。重点完成授权过程的正确操作的认识,写出完成一个基本设计过程的认识,以及仿真函数的选择。 实验二 三选一电路设计 一、实验目的: 掌握基本顺序选择语句的使用 学习多选一电路的设计、仿真和硬件测试,熟悉VHDL设计技术。 二、实验器材: PC机一台、EDA教学实验系统、下载电缆一根(已连接好)。 三、实验要求: 1.利用文本输入法对3选1电路设计进行描述; 2.进行波形仿真测试; 四、实验原理 从多选一的原理出发, 五、实验步骤: 在quartusⅡ9.0上进行编程、编译、综合、适配和仿真。 六、实验报告: 将实验原理、设计过程、编译仿真波型和分析结果、硬件测试实验结果写进实验报告。 实验三 设计一个38译码器 一、实验目的: 学习组合逻辑电路的设计、仿真和硬件测试,进一步熟悉VHDL设计技术。 二、实验器材: PC机一台、EDA教学实验系统、下载电缆一根(已连接好)。 三、实验要求: 1.利用文本输入法对38译码器电路设计进行描述; 2.进行波形仿真测试; 四、实验原理 写出38译码器的基本原理或者逻辑图、真值表等,主要是为程序服务的基本原理 五、实验步骤: 在quartusⅡ9.0上进行编程、编译、综合、适配和仿真。 六、实验报告: 将实验原理、设计过程、仿真波型和分析结果、写进实验报告。 实验四 用文本输入法设计D触发器 一、实验目的: 1.熟悉quartusⅡ9.0的VHDL文本设计过程。 2.学习简单时序电路的设计、仿真和硬件测试。 二、实验器材: 装有quartusⅡ9.0 PC机一台. 三、实验要求: 1.利用文本输入法对D触发器和锁存器电路进行描述; 2.进行波形仿真测试; 3.严格按照实验步骤进行实验; 4.管脚映射按照芯片的要求进行。 四、实验原理: 1. D触发器的设计(基本的D触发器原理) 设计源程序如下所示: 五、实验步骤: 与原理图输入法的步骤基本相同。 六、实验报告: 分析两个实验的仿真和测试结果,说明这两个电路的异同点。 实验五 用原理图输入法设计半加器 一、实验目的: 1.熟悉利用quartusⅡ9.0的原理图输入方法设计简单组合电路; 2.通过一个半加器的设计把握利用EDA软件进行电子线路设计的详细流程; 3.学会对实验板上的FPGA/CPLD进行编程下载,硬件验证自己的设计项目。 二、实验器材: PC机一台。 三、实验要求: 1.利用原理图输入法对半加器电路进行描述; 2.进行波形仿真测试; 3.严格按照实验步骤进行实验; 4.管脚映射按照芯片的要求进行。 四、实验原理 1.根据真值表写出电路的逻辑表达式 输入 输出 a b So Co 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 其中a, b为输入端口,So与Co分别为半加器 和与进位。其逻辑表达式为: 2.根据逻辑表达式进行原理图输入。(或画出原理图) 五、实验步骤: 1.为本项工程设计建立文件夹。 2.输入设计项目并存盘。 3.将设计项目设计为工程文件。 4.选择目标器件并编译。 5.时序仿真。 6.引脚锁定。 7.观察RTL电路图 实验五附加内容:用原理图法设计一位、(四位)全加器 一、实验目的: 1.熟悉利用quartusⅡ9.0的原理图输入方法设计简单组合电路; 2. 通过一个半加器的设计把握利用EDA软件进行电子线路设计的详细流程; 3. 学会对实验板上的FPGA/CPLD进行编程下载,硬件验证自己的设计项目。 二、实验器材: PC机一台、EDA教学实验系统、下载电缆一根(已连接好)。 三、实验要求: 1.利用原理图输入法对一位全加器电路进行描述; 2.进行波形仿真测试; 3.严格按照实验步骤进行实验; 4.管脚映射按照芯片的要求进行。 四、实验原理: 利用实验一所设计的半加器设计一位全加器;利用设计封装好的一位全加器进行四位全加器的设计。 五、实验步骤: 与实验五相

文档评论(0)

xx88606 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档