第二章 51单片机硬件系统.ppt

* * 二、P0口作为一般I/O口使用 1、P0口用作输出口 2、P0口作输入口 * 返回 1、P0口用作输出口 当CPU执行输出指令时，写脉冲加在D锁存 器的CP上，这样，与内部总线相连的D端的数据取反后就出现在Q端上，又经输出级FET（T2）反相，在P0端口上出现的数据正好是内部总线的数据。这是一般的数据输出情况。 * 返回 2、P0口作输入口 当执行一条由端口输入的指令时，“读引脚”脉冲把三态缓冲器2打开，这样，端口上的数据经过缓冲器2读入到内部总线。 在端口进行输入操作前，应先向端口锁存器写入1，也就是使锁存器Q=0。因为控制线C=0，因此T1和T2全截止，引脚处于悬浮状态，可作高阻抗输入。 * 返回 三、P0口作为地址/数据总线使用 1．P0口用作输出地址/数据总线 以P0口引脚输出低8位地址或数据信息，MUX开关把CPU内部地址/数据线经反向器3与驱动场效应管FET（T2）栅极接通。上下两个FET处于反相，构成推拉式的输出电路（T1导通时上拉，T2导通时下拉），提高了负载能力。 当P0口被地址/数据总线占用时，就无法再作I/O口使用了。 * 返回 三、P0口作为地址/数据总线使用 2．由P0口输入数据： 在“读引脚”信号有效时，打开输入缓冲器2，使数据进入内部总线。 * 返回 §2.6.3 P1口 一、P1口结构 二、P1口用作通用I/O * 返回 §2.6.3 P1口 一、P1口结构： 其电路结构见图2-20，输出驱动部分与P0口不同，内部有上拉负载电阻与电源相连。实质上，电阻是两个场效应管FET并在一起：一个FET为负载管，其电阻固定。另一个FET可工作在导通或截止两种状态，使其总电阻值变化近似为0或阻值很大两种情况。当阻值近似为0时，可将引脚快速上拉至高电平；当阻值很大时，P1口为高阻输入状态。 * 返回 图2-20 P1口某位的结构图 * 返回 读引脚 读锁存器 内部总线 写入 D CP Q Q VCC P1.X 1 2 锁存器 §2.6.3 P1口 二、P1口用作通用I/O P1口也是一个准双向口。 在端口用作输入时，也必须先向对应的锁存器写入1，使FET截止。 当P1口输出高电平时，能向外提供拉电流负载，所以不必再接上拉电阻。 * 返回 §2.6.4 P2口 一、P2口结构 二、P2口用作一般I/O口 三、P2口用作高8位地址总线 * 返回 一、P2口结构 如图2-21所示，P2口某位的结构与P0口类似，有MUX开关。驱动部分与P1口类似，但比P1口多了一个转换控制部分。 * 返回 图2-21 P2口某位的结构图 * 返回 读引脚 读锁存器 内部总线 写入 D CP Q Q 地址/数据 控制C MUX VCC P2.X 锁存器 二、P2口用作一般I/O口 1、当CPU对片内存储器和I/O口进行读/写（执行MOV 指令或EA=1时，执行MOVC指令）时，由内部硬件自动使开关MUX倒向锁存器的Q端，这时，P2口为一般I/O口。 * 返回 二、P2口用作一般I/O口 2、在只需扩展256B片外RAM的系统中，使用“MOVX A, @Ri”类指令访问片外RAM时，寻址范围是256B，只需低8位地址线就可以实现。P2口不受该指令影响，仍可作通用I/O口。 * 返回 二、P2口用作一般I/O口 3、若扩展的RAM容量超过256B，使用“MOVX A,@DPTR”类指令的寻址范围是64KB，此时，高8位地址总线用P2口输出。在片外RAM读/写周期内，P2口锁存器仍保持原来端口的数据；在访问片外RAM周期结束后，多路开关MUX自动切换倒锁存器Q端。由于CPU对RAM的访问不是经常的，在这种情况下，P2口在一定的限度内仍可用作通用I/O口。 * 返回 三、P2口用作高8位地址总线 当CPU对片外存储器或I/O口进行读/写（执行MOVX指令或EA=0时执行MOVC指令）时，开关倒向地址线（右）端，这时，P2口只输出高8位地址。因为访问片外EPROM和RAM的操作往往接连不断，所以，P2口要不断送出高8位地址，此时P2口无法再用作通用I/O口。 * 返回 §2.6.5 P3口 一、结构 二、P3口作为通用I/O口使用 三、P3口用作第二功能使用 * 返回 一、结构 1、P3口是一个多功能端口，其某一位的结构见图2-16。P3口与P1口的差别在于多了“与非”门3和缓冲器4。使得P3口除了具有P1口的准双向I/O功能外，还可以使用各引脚所具有的第二功能。 2、“与非”门3的作用实际上是一个开关，决定是输出锁存器上的数据还是输出第二功能（W）的信号。当W=1时，输出Q端信号；当Q=1时，可输出W线信号。 编程时，可不必事先由软件设置P3口为第一功能（通用I/O口）还是第二功能。 3、当CPU对P3口进行SF