V第三章.ppt

VHDL语言是通过结构体具体描述整个设计实体的逻辑功能。 3.1 行为描述方式 行为描述输入与输出间转换的行为，不需包含任何结构信息，它对设计实体按算法的路径来描述。 ARCHITECTURE behav OF full_adder IS BEGIN PROCESS (x, y, c_in) VARIABLE n: INTEGER; CONSTANT sum_vector: STD_LOGIC_VECTOR (0 TO 3) := “0101”; CONSTANT carry_vector: STD_LOGIC_VECTOR (0 TO 3) := “0011”; 3.2 数据流描述方式 数据流描述方式表示行为，也隐含表示结构，它描述了数据流的运动路线、运动方向和运动结果。 3.3 结构描述方式 结构化描述方式就是在多层次的设计中，高层次的设计可以调用低层次的设计模块，或直接用门电路设计单元来构成一个复杂逻辑电路的方法。利用结构化描述方法将已有的设计成果方便地用于新的设计中，能大大提高设计效率。在结构化描述中，建模的焦点是端口及其互连关系。 LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY or_gate IS GENERIC（tpd：TIME:=10 ns）； PORT（in1, in2: IN STD_LOGIC; out1: OUT STD_LOGIC); END or_gate; ARCHITECTURE structural OF or_gate IS BEGIN out1 = in1 OR in2 AFTER tpd; END structural; 3.4 混合描述风格 在实际设计工作中，可以采用上述三种描述方式的任意组合，这就是混合描述。同样还是图所给出端口结构的全加器模型，其混合描述方式如下。 * * 第三章 VHDL的描述风格 3.1 行为描述方式 3.2 数据流描述方式（RTL描述方式） 3.3 结构化描述方式 3.4 混合描述风格 总目录 章目录 第一节 第二节 第三节 第四节 下面结合一个全加器来说明这四种描述风格，全加器的端口示意图如图所示，其输入输出关系如表所示。 通常结构体有四种不同的描述方式： VHDL通过这四种不同的描述方式从不同的侧面描述结构体的功能。前三种是最基本的描述方式，他们组合起来就成为混合描述方式。 行为描述方式（behavior） 数据流描述方式（dataflow）或寄存器RTL描述方式 结构化描述方式（structural） 混合描述方式。 章目录 第一节 第二节 第三节 第四节 总目录 全加器的输入输出关系 全加器框图 1 1 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 0 1 1 1 0 1 0 0 1 0 1 0 1 0 0 0 0 0 0 0 sum c_out y x 0 输出 输入 章目录 第一节 第二节 第三节 第四节 总目录 行为描述在EDA工程中通常被称为高层次描述，设计工程师只需要注意正确的实体行为、准确的函数模型和精确的输出结果就可以了，无需关注实体的电路组织和门级实现。 章目录 第一节 第二节 第三节 第四节 总目录 例:基于全加器真值表采用行为描述方式设计的全加器（1位二进制数全加） LIBRARY IEEE； USE IEEE.STD_LOGIC_1164.ALL； ENTITY full_adder IS GENERIC（tpd : TIME := 10 ns）； PORT（x，y，c_in : IN STD_LOGIC; Sum, c_out : OUT STD_LOGIC); END full_adder; 章目录 第一节 第二节 第三节 第四节 总目录 BEGIN n := 0; IF x = ’1’ THEN n := n+1; END IF; 章目录 第一节 第二节 第三节 第四节 总目录 IF y = ’1’ THEN n:=n+1; END IF; IF c_in = ’1’ THEN n:=n+1; END IF;