匹配amp;噪声.pptVIP

Rules for match Common Centroid Symmetry Interdigitation Layout Something Especial for MOS Rules for noise 如何获得一个安静的环境？ 选择一个安静的地段 请邻居把音响开小声点 回到自己的房间关好门窗 请邻居回到房间关好门窗 在floor plan中使噪声模块远离敏感模块 降低信号摆幅 用guard ring将敏感模块包围起来 用guard ring 将噪声模块包围起来 Common Sense Noise Solution Rules for noise Guard Ring 对差分对及其他需要严格匹配的器件需要用其衬底环包围起来 CMOS工艺，每一个模块尽量都加上环进行保护 BICMOS工艺，对噪声模块和敏感模块加保护环 噪声模块通常包括：大功率器件、数字开关部分、振荡器 敏感模块通常包括：电压基准、电流偏置电路、运放 CMOS工艺（P衬底），模块保护环应该打P+接地电位 功率管、基准保护环常做成两层结构：一层打P+接地，一层打N+接电源 保护环的电位不与器件内部电源相接，而是在I/O端单独引出 Rules for noise Guard Ring ！！Guard Ring 必须封闭 应该采用后者 Rules for noise Coaxial Shielding M3 M2 Signal M1 M2 GND ！！绕线时，先走Shielding结构，再绕其他线 ！如果需要shielding结构，请电路设计者事先告知 via2 via1 Rules for noise Differential Signal A： B： A－B： ！！差分输入对管的输入信号线要按最小间距走 差分输入对管要尽量精确匹配 Rules for noise Decoupled Power Rails Quiet V+ V- Noise 大耦合电容 除非特别说明，该电容不必在版图设计开始时即确定大小、位置，通常在版图最终拼整图时，利用“边角余料”空隙画上即可。 Rules for noise Stacked Power Rails M3 M2 M1 GND GND VDD 小电容 层叠电源线和地线，会形成许多小电容 对于高频噪声的泄放很有用 在做cell ring时，除非工艺方有特定要求，往往都做成电源线与地线层叠的形式： 方便ESD走线 增大寄生电容。 Rules for noise Individual Power Rail 干扰较大的模块和敏感模块需要从I/O端单独加电源 模块间保护环需要从I/O端单独加电源 A B D C A与D之间的相互干扰最小 C与D之间的相互干扰最大 PAD 缺点：减小了A支路上电源金属的电流承载能力 增大了A支路上的寄生电阻，并产生较大压降 后话： Layout内容很多，但知识点结构相当散，很难系统的总结 在画的过程中应该尽量参考以前的版图，做到“面面俱到” 以上内容是针所有版图和电路设计者而言必须掌握的 * 需要Match的器件：电流镜（包括MOS和电阻），差分对，电流镜电阻，分压电阻（数模转换），电压电流基准，运放的电阻 * 需要Match的器件：电流镜（包括MOS和电阻），差分对，电流镜电阻，分压电阻（数模转换），电压电流基准，运放的电阻 * 举例：南北半球，功率管的温度等， 另：电阻，一方面要靠近，另一方面考虑间距太小带来的影响。 当某两个电阻之间由于高度略有不同而需要将间距拉大时，能否只改变这一个间距，而其他的间距仍然取最小值呢？ 不能。 * 对纵向放置的器件，其方块值减小了0.2，对于横向放置的器件，方块值增大了1。 对于多晶的刻蚀精度是很不准确的，通常电阻误差在30％以上。 * 同理，对于MOS管如果需要电流镜达到1:2的效果，请用两个完全相同的MOS管并联来代替单独一个宽长比为2倍的MOS * 比较左右两图，从面积的角度考虑，是否应该选择前者呢？不一定。一般情况下宽度一定时电阻的阻值精度在一定范围内随长度增加而变大，长度一定时随宽度增加精度变大，考虑一个方块的电阻阻值为1K，左图有4个方块，中图为8个方块，右图为8个方块。若要求精度的情况下，应该选择中间图所示画法。 希望前端人员能把电阻匹配的阻值设为平方值，能16：1的地方就不要15：1，能为400：1的地方不要为390：1 另外：由于掺杂浓度梯度的影响，R1阻值小于R2（假设掺杂浓度为PPT4所示），因此，应该将R1与R2交叉放置。 * R1与R2的阻值大小差距减小，但是，仍然存在R1小于R2的情况。改进方法：共质心 * 共质心的检查方法：将器件完全编号，只要数字加起来相等就ma