集成电路测试_wangei.docVIP

集成电路测试试题 什么是验证测试(Verification Test)？简述验证测试的内容、方法及手段。 答：受EDA设计工具和设计语言的影响，在VLSI设计中，验证和测试是两个容易混淆的概念。为了进一步明晰测试的地位和作用，我们有必要对比分析一下这两个概念： 区别： 1、对象不同 验证-〉确认设计的正确性；测试-〉确认生产的正确性 2、过程和方法不同 验证-〉软件模拟、硬件仿真、形式验证 ；测试-〉设计、生成、应用（两个过程：测试生成 测试应用） 3、时机不同 验证-〉生产前 ；测试-〉全过程 4、作用不同 验证-〉负责设计质量 ；测试-〉负责产品质量 联系：一部分测试矢量可以以作为测试功能矢量。 上面的讲述后，我们对测试的角色可能还有的不太清晰，下面就对照考试模型，来条理化地总结一下： Status / 地位： essentiality and importance Aims / 目标： check and/or filter Objects / 对象： manufactured chips Contents / 内容：manufactured defects Means / 方式： ATE Time / 时间： from beginning to the end Sites / 场地： testing room VLSI测试的评价准则是coverage --- 覆盖率，即能探测到的缺陷或故障数量占总的可能存在的缺陷或故障数的百分比。 缺陷覆盖率 理想的测试是能获得100%的缺陷覆盖率，即： 1、探测生产过程产生的所有缺陷 2、所有功能正确的器件都通过测试 但实际上难以获得100%的缺陷覆盖率，这是因为： 1、工艺复杂，规模庞大 =〉缺陷的种类多、数量大 2、面向缺陷的测试难题 =〉缺乏合适的手段 故障覆盖率 与之相似，为解决面向缺陷的测试难题，人们根据缺陷的故障效应抽象出了各种更高层次的故障模型，相应地，测试评价准则就变为故障覆盖率。 然而，这又引出新的问题； 1、缺陷和故障之间的相互映射问题； 2、故障模型的完备性问题。 发展至今，VLSI测试也有其基本方法： 1、基本的故障模型 =〉固定故障模型 2、故障模拟 =〉给定电路，给定故障模型，评估给定测试集的故障覆盖率 3、测试生成 =〉给定电路，给定故障模型，自动生成测试集 但是，这些测试的基本方法也不能解决所有问题： 因为： 一方面，存在一些特殊的电路形式和故障效应； 另一方面，设计规模的膨胀，使得测试复杂性日益提高； 所以，针对第一个问题，专门研究和开发了一些特殊的VLSI测试方法。 一、特殊的电路结构和功能 1、存储器测试： 结构：阵列 功能：数据存储 -〉核心 -〉高故障覆盖率 模型：除了…，另外…，比如：一个存储位跳变引起另一个存储位的错误改变的耦合故障模型等 过程：测试激励的生成、应用 2、模拟电路测试： 结构：器件（电阻、电容）设计；子部件的不可分解性 -〉不能按数字IC的方式测试 功能：模拟信号处理，更多的特征参数，更宽的特征值范围 模型：缺陷种类不同（噪声） 二、特殊的故障效应 3、延迟故障测试： 组合电路连接于初级输入（触发器）和初级输出（触发器）之间。 时序关系不正确。 比如：小的断线（100到200A，即10-10），不影响功能，但增加延迟 4、IDDQ测试： IDDQ是指CMOS管开关行为完成后的静态漏电流 比如：栅氧化物短路，不影响功能，但增大IDDQ，导致功耗增加 针对第二个问题，测试复杂性问题，研究人员又提出了可测试性技术，简称DFT技术。 具体的方法有： 一、内部DFT技术 1、扫描设计 基本思想：分别处理组合和时序电路 方法：将时序单元链接成扫描链 2、内建自测试 基本思想：测试自己 方法：增加生成测试激励和分析结果的逻辑 二、外部DFT技术 1、边界扫描 基本思想：分别测试各个芯片 方法：将芯片的I/O单元链接成扫描链 2、模拟测试总线 基本思想：提供对选择点进行模拟测试的能力 方法：ATB 有一个问题常常被搞纯理论研究的人忽略，那就是技术的应用成本。 VLSI测试技术和工程实际紧密相关，它的应用成本是整个产品成本的一部分。 VLSI测试成本主要表现在三个方面或阶段： 1、设计阶段的DFT； 单位面积的成本和设计规模、工艺、圆片尺寸和产品率相关 2、测试开发阶段； 3、测试应用阶段； 简述集成电路缺陷、故障和错误的概念以及之间的关系。 答：缺陷是指实现的硬件与期望的设计之间的非故意差别；由缺陷系统产生的输出错误信号称为错误，错误是一些缺陷产生的结果；缺陷在抽象的函数级的表示称为故障。 对于图中所示电路，计算组合SCOAP可测性度量。 (可观察性、可控制性、每一个节点、标记层次 P96 6.1.2 ) 扫描