第13章 嵌入式系统应用设计训练.ppt

  1. 1、本文档共110页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第13章 嵌入式应用系统设计训练 本课程设计要求同学将单片机的知识与所学的其他知识,进行综合运用,应用到具体的产品开发设计中,以加强对所学知识的进一步理解与掌握,锻炼和提高对知识综合运用的能力及分析问题和解决问题的能力。 题目1:数据采集器的开发设计 题目2:任意信号发生器的开发设计 题目3:交通控制器的设计 在以上3个设计题目中,每个同学任选其一进行设计。设计内容包括硬件设计与软件设计。硬件设计要有设计说明(即功能实现;地址译码与分配;接口关系等)。可按功能模块设计成分图;软件设计要有程序流程框图(主程序、子程序独立的流程图),及源程序清单(要有必要的注释,注释不少于50%)。 一 数据采集器的设计 技术指标与要求 1.1 功能与技术指标 ① 模拟输入通道4个,并可通过按键任意选择通道数及通道, 模拟信号输入范围0V~5V; ② 采样频率设4档:1KHz;2KHz;4KHz;8KHz (所选通道一样) ③ 采样方式两种: ◆连续采样(由按键控制开始与停止); ◆定长采样(100点,1000点,10K). ④ 与下端机以中断方式用8位并行接口进行数据传输。 1.2 设计要求 ① 以MCS-51单片机为控制主芯片并设计必要的外围电路; ② A/D电路建议采用AD7864芯片进行设计; ③ 要有合理的人机接口电路,实现对采集器的操作控制。 ★ 努力作到设计的产品:能用、好用、管用、耐用。 2 设计的一般方法及步骤: ① 总体设计:根据设计要求建立系统总体框架。 即根据本系统的功能与指标要求,规划出所需要的硬件功能模块,和软件总体思路与结构。并根据各模块的要求与特点,确定出各功能模块之间的接口关系与要求,进而对总体设计进行修改与调整。 ② 功能模块设计:根据各功能模块的具体要求,选择合适的芯片并进行功能实现的设计; ③ 接口设计:根据各模块的输入输出及控制需求,列出该模块需要的各种信号,并设计相应的接口; ④ 软件设计:根据总体设计中规划的软件结构进行软件的程序设计(主程序及各子程序等的设计)。 ⑤ 综合优化:将各功能模块及接口所需信号等进行总体的综合与优化(硬件模块及之间的优化、软件与硬件的综合优化等),完成最终的整体设计。 3 硬件设计(提示与讨论) 3.1总体设计: 根据本数据采集器的功能与技术指标要求,可将硬件分为以下几个功能模块与部分(同学可以自己重新分配模块): ①主控制器模块:单片机系统及外部总线、复位、时钟电路等; ②数据采集模块:A/D芯片及其外围电路; ③采样方式选择模块:100点、1K点、10K点、连续采样任选电路; ④采样频率选择模块:500Hz/1KHz/5KHz/10KHz的选择电路; ⑤采样通道选择模块:通道1~4的任意组合选择电路; ⑥数据缓存模块: 数据缓存RAM及其接口电路; ⑦操控与参数输入模块:选择参数的确认及采样过程的控制; ⑧译码模块:系统地址分配与译码电路; ⑨电源模块:采集器的电源输入、电源开关、电源指示等; ⑩机箱与面板 :可靠耐用、操控方便、美观合理。 3.2 功能模块设计与讨论 3.2.1 主控制模块 1 组成:89C51+时钟电路+复位电路+外部三总线 ① 由于89C51片内有4KB的EEPROM, 可以满足 本系统程序存贮器的需求,故该系统不需扩展片外程序 存贮器。若设计者选用80C31或其他原因也可外扩程序 存贮器。 ②由于该数据采集器有外部RAM、A/D、操作控制 电路,因此必须引出外部三总线。 ③该系统选择片内12MHZ时钟,外加石英晶体; ④采用上电复位与按键复位相结合的方式; 该模块的设计参考电路如下图所示。 3.2.2 信号转换模块 该模块以A/D芯片为核心,加以合理的外围电路 组成。A/D芯片选用AD公司的12位4通道AD转换器 件AD7864。 该器件有4个差分模拟输入通道,并可用硬件或 软件的方式任意选择通道; 具有片内参考电压和时钟,也可选用外部时钟 信号。 片内具有8个字节的数据缓存FIFO,用于存放4 个通道的转换数据,并以紧凑方式按通道号的大小依 次存入FIFO。 AD7864的封装及引脚 AD7864的组成逻辑框图 AD7864引脚简介 VIN1A,VIN1B: 通道1的模拟信号输入引脚; VIN2A,VIN2B: 通道1的模拟信号输入引脚; VIN3A,VIN3B: 通道1的模拟信号输入引脚; VIN4A,

文档评论(0)

word.ppt文档 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档