教案4(4.3.4,讨论).pptVIP

1、用译码器设计组合逻辑电路的方法； 4.3.4 加法器 一、定义 二、分类 三、加法器实例介绍 四、加法器应用 ⑵超前进位加法器 目的：提高运算速度。 措施：减小或消除由于进位信号逐级传递所耗费的时间。 具体实现办法：通过逻辑电路事先算出每一位全加器的进位输入信号，而无需再从低位开始向高位逐位传递进位信号了。 （详细分析见课本P194~P196页） 四、应用：用加法器实现逻辑函数 1、若输出 能化成输入变量与常量相加，则可用加法器实现； 2、逻辑函数对应的输出能化成输入变量与另一组输入变量相加，也可用加法器实现。 例2、设计一电路，输入为8421 BCD码，要求：当输入小于5时，输出为输入数加2；当输入大于等于5时，输出为输入数加4。用4位加法器及基本逻辑门实现。 3、实现减法可用加法器实现 第四章复习 四大重点内容: 1、 组合逻辑电路基本概念； 2、 组合逻辑电路的分析； 3、 组合逻辑电路的设计； ①用SSI门电路实现组合逻辑电路； ②用MSI门电路实现组合逻辑电路。 4、 常用中规模集成组合逻辑电路。 （译码器、数据选择器、加法器） 3、二进制减法运算也可用加法器实现，注意进位端转换为借位端的方法。 1、若输出能化成输入变量与常量相加，则可用加法器实现； 《数字电子技术》多媒体课件 电子信息教研室 复习 2、数据选择器的概念及分类； 3、数据选择器的扩展； 4、用数据选择器设计组合逻辑电路的方法； 5、数据比较器的概念、类型、扩展。 一、定义：实现二进制数加法运算的器件称为加法器。 二、分类：半加器（一位半加器） 全加器（一位全加器、多位全加器） 1、一位半加器 对两个1位二进制数进行相加（不考虑来自低位的进位）而求得和及进位的逻辑电路称为半加器。 加数 本位的和 三、加法器实例介绍 1 0 1 1 0 1 0 1 0 1 1 0 0 0 0 0 CO S B A 输 出 输 入 向高位的进位 2、一位全加器 对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 CO S CI B A 输 出 输 入 实现多位二进制数相加的电路称为多位加法器。 ⑴串行进位加法器 3、多位 加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。 特点：进位信号是由低位向高位逐级传递的，结构简单，但 速度慢。 四位超前进位加法器实例介绍 例1、设计一个代码转换电路，将BCD代码的 8421码转成余3码。 真值表 电路连接图： A3A2A1A0B3B2B1B0 S3S2S1S0 A B C D 0 0 1 1 CO CI 思路 （1）将输出表示为输入变量与另一组变量之间的加法运算； （2）将输入变量接到加法器的一组输入端；第二组变量接到另一组输入端，但要用输入变量的函数关系来表示，即可实现。 解：根据题意得真值表为： 卡诺图化简： A BC B2=A+BD+BC BD 令A3A2A1A0=ABCD，B3B2B1B0如上所示，CI=0，画出实现电路即可。 电路连接图： B2=A+BD+BC 结论：任何逻辑函数 ，只要输入输出变量数一致，都可用加法器和其他一些必要门电路实现。如何实现？ 1位二进制减法电路实现图为： 思考：若A，B均为四位二进制数，应如何连线？ 如何实现？ A-B=A+(B)COMP-2n A-B=A+(B)INV+1-2n Y DO 1 　 对两个1位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为半加器。 　 对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。 　 实现多位二进制数相加的电路称为多位加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。 　 加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。 加法器小结 小结 　半加器、全加器的概念；加法器的应用。 作业： 4.26 第一大重点：基本概念 1、 逻辑电路分类： ① 组合逻辑电路 ② 时序逻辑电路 2、组合逻辑电路的特点： ① 动作特点：每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关； ② 电路结构特点：不包含记忆单元（或存储单元。） 第二大重点：组合逻辑电路