CHPLD硬件特性与编程技术.pptVIP

2.1 概 述 一、什么是PLD？ 1．什么是PLD？ PLD：Programmable Logic Device，可编程逻辑器件 2.1 概 述 2．PLD的特点 （1）编程方便：利用开发工具，用户可反复编程、擦除，修改设计方便 （2）集成度高：单片逻辑门数已达数十万门甚至上百万门 （3）速度快 （4）价格低 （5）开发周期短：EDA开发工具齐全，设计人员在很短时间内可完成电路设计的输入、编译、仿真和编程，大大缩短了开发周期。 2.1 概 述 2.1 概 述 工艺线宽：由于生产工艺的发展，PLD集成电路的工艺线宽可达到0.35?m（1997年），0.15 ?m（2001年）， 0.13 ?m（2002、2003年）， 0.1 ?m（2004年）； 90nm（2005年）；目前半导体公司正重点研发60nm工艺。 集成度：在一块硅片上可集成上千万个以上逻辑门。 速度：器件的速度指标↑，FPGA的门延时﹤3ns，CPLD的系统速度﹥180MHz。 工艺手段：CMOS工艺在速度上超过双极型工艺，成为PLD的主要工艺手段。 2.1 概 述 三、EDA技术与PLD的关系 PLD的应用开发过程中贯穿着EDA技术的应用 2.1 概 述 2.1 概 述 2.1 概 述 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 2.2 低密度PLD可编程原理 4.2 简单PLD原理 2.2 低密度PLD可编程原理 2.3 CPLD结构与工作原理 2.3 CPLD结构与工作原理 将整个器件划分为若干个区域，每个区域相当于一个GAL，通过全局互连总线将各个区域连接起来。 2.3 CPLD结构与工作原理 通用互连阵列UIM结构 多阵列矩阵MAX结构 2.4 FPGA结构与工作原理 2.4 FPGA结构与工作原理 2.4 FPGA结构与工作原理 2.5 硬件测试技术 2.5 硬件测试技术 2.6 产品概述 2.6 产品概述 2.6 产品概述 2.6 产品概述 2.6 产品概述 2.7 编辑与配置 2.7 编辑与配置 2.7 编辑与配置 2.7 编辑与配置 PLD硬件特性与编程技术 Cyclone LE动态算术模式 PLD硬件特性与编程技术 Cyclone LAB结构 PLD硬件特性与编程技术 LAB阵列 PLD硬件特性与编程技术 LAB控制信号生成 PLD硬件特性与编程技术 快速进位选择链 PLD硬件特性与编程技术 LUT链和寄存器链的使用 PLD硬件特性与编程技术 LVDS连接 PLD硬件特性与编程技术 1）结构上的不同 三、CPLD和FPGA的主要区别 FPGA：内部互连结构由多种长度不同连线资源组成，每次布线的延迟可不同，属统计型结构。逻辑单元主体为由静态存储器（SRAM）构成的函数发生器，即查找表。通过查找表可实现逻辑函数功能。 CPLD：内部互连结构由固定长度的连线资源组成，布线的延迟确定，属确定型结构。逻辑单元主要由“与或阵列”构成。 任意一个组合逻辑都可以用“与—或”表达式来描述，所以该“与—或阵列”结构能实现大量的组合逻辑功能。 PLD硬件特性与编程技术 CPLD与FPGA的主要区别在于逻辑块（逻辑 单元）的构成不同： CPLD的 基本逻 辑单元 如： EPM7128 PLD硬件特性与编程技术 FPGA的 基本逻 辑单元 如： EPF10K10 含576个 逻辑单元 PLD硬件特性与编程技术 2）集成度的不同 CPLD：500 - 50000门； FPGA：1K – 100 M 门 3）应用范围的不同 CPLD逻辑能力强而寄存器少（1K左右）， 适用于控制密集型系统；FPGA逻辑能力较弱但 寄存器多（100多K），适于数据密集型系统。 三、CPLD和FPGA的主要区别 PLD硬件特性与编程技术 为了解决超大规模集成电路（VLSI）的测试