ch数值的机器运算.ppt

本章学习内容 4.1 基本算术运算的实现 4.2 定点加减运算 4.3 带符号数的移位和舍入操作 4.4 定点乘法运算 4.5 定点除法运算 4.6 规格化浮点运算 4.7 十进制整数的加法运算 4.8 逻辑运算与实现 4.9 运算器的基本组成与实例 本章学习要求 掌握：定点补码加法和减法运算方法 理解：3种溢出检测方法 理解：补码移位运算和常见的舍入操作方法 了解：串行加法器与并行加法器 理解：进位产生和进位传递 掌握：定点原码、补码乘法运算方法 掌握：定点原码、补码加减交替除法运算方法 理解：浮点加减乘除运算 理解：逻辑运算 了解：运算器的基本结构及浮点协处理器 被乘数寄存器X：存放被乘数 乘积寄存器P：开始置初始部分积P0 = 0；结束时，存放的是64位乘积的高32位 乘数寄存器Y：开始时置乘数；结束时，存放的是64位乘积的低32位 进位触发器C：保存加法器的进位信号 循环次数计数器Cn：存放循环次数。初值32，每循环一次，Cn减1，Cn=0时结束 ALU：乘法核心部件。在控制逻辑控制下，对P和X的内容“加”，在“写使能”控制下运算结果被送回P，进位位在C中 布斯算法举例 已知[X]补 = 1 101，[Y]补 = 0 110，计算[X×Y]补 原码除法举例 已知 [X]原 = 0.1011 [Y]原 = 1.1101 用恢复余数法计算[X/Y]原 解：商的符号位：0 ? 1 = 1 减法操作用补码加法实现，是否够减通过中间余数的符号来判断，所以中间余数要加一位符号位。 [|X|]补 = 0.1011 [|Y|]补 = 0.1101 [–|Y|]补 = 1.0011 小数在低位扩展0 无符号数除法算法的硬件实现 除数寄存器Y：存放除数。 余数寄存器R：初始时高位部分为高32位被除数；结束时是余数。 余数/商寄存器Q：初始时为低32位被除数；结束时是32位商。 循环次数计数器Cn：存放循环次数。初值是32，每循环一次，Cn减1，当Cn=0时，除法运算结束。 ALU：除法核心部件。在控制逻辑控制下，对于寄存器R和Y的内容进行“加/减”运算，在“写使能”控制下运算结果被送回寄存器R。 一位二进制数的逻辑异或规则如下： 设有两个数x、y，它们表示为： x=x0x1x2…xn, y=y0y1y2…yn 若 x ⊕ y=z=z0z1z2…zn 则 zi=xi ⊕ yi (i=0,1,2,…,n) 4.8 逻辑运算与实现 4.9 运算器的基本组成与实例 运算器是在控制器的控制下实现其功能的，运算器不仅可以完成数据信息的算逻运算，还可以作为数据信息的传送通路。 对数据进行加工处理 对数值数据的算术运算，如执行加、减、乘、除运算，变更数据的符号等 对各种数据的逻辑运算，如进行与、或、非等运算 4.9.1 运算器结构 1.运算器的基本组成 ALU 实现基本算术、逻辑运算功能 提供操作数与暂存结果的寄存器组 有关的判别逻辑和控制电路等。 4.9 运算器的基本组成与实例 (1)带多路选择器的运算器 4.9 运算器的基本组成与实例 (2)带输入锁存器的运算器 4.9 运算器的基本组成与实例 总线是一个或多个信息源传送信息到多个目的的数据通路，是多个部件之间传送信息的一组传输线 为了减少运算器内部的数据传送线同时便于控制，通常将一些寄存器之间的数据传送通路加以归并，组成总线结构，使不同来源的信息在此总线上分时传送 根据总线所处的位置，总线可分为内部总线和外部总线 内部总线是指CPU内各部件的连线 运算器内部的总线属于内部总线 外部总线是指系统总线，即CPU与存储器、I/O系统之间的连线 4.9 运算器的基本组成与实例--数据总线 按照总线的逻辑结构，总线可以分为单向传送总线和双向传送总线 单向传送总线，就是信息只能向一个方向传送 传送地址信息或控制信息的总线通常是单向传送总线 双向传送总线，就是信息可以向两个方向传送 数据总线一般是双向传送总线，既可以发送数据，又可以接收数据 有时为了简化数据线的管理，也可以有只用于发送数据或者只用于接收数据的数据总线 4.9 运算器的基本组成与实例--数据总线 2.运算器的内部总线结构 (1)单总线结构运算器 运算器实现一次双操作数的运算需要分成三步。 4.9 运算器的基本组成与实例 运算器内部只有一组数据总线 优点: 总线的控制电路比较简单，有利于提高大规模集成电路的集成度 缺点: 操作速度较慢，同一时间内只能有一个操作数放到总线上 把两个操作数输入到ALU需要分两步，且需要A、B两个缓冲寄存