硬件实验各器件（芯片）说明.docVIP

积分电路 微分电路 74LS00（03）芯片： 引出端符号 1A-4A，1B-4B 输入端 1Y-4Y 输出端 逻辑图： 门电路的扇出系数N0 扇出系数N0指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL集成与非门有两种不同性质的负载，即灌电流负载和拉电流负载。因此，它有两种扇出系数，即低电平扇出系数N0L和高电平扇出系数N0H。通常有IiHIiL，则N0HN0L，故常以N0L作为门的扇出系数。 N0L的测试电路如图1-3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOlm（手册中规定低电平规范值为0.4V）时的IOL就是允许灌入的最大负载电流，则 N0L＝IOL÷Iis，通常N0L8 （Iis是短路电流，测法如下） 图1-3 扇出系数测试电路 ： 74LS04（06） 74LS125： 引出端符号： A1～A4 输入端 C1～C4 三态允许端（低电平有效） Y1～Y4 输出端 功能表： Y=A 输入 输出 A C Y L L H L X H L H Hi-Z 74LS138 管脚图： 引出端符号： A，B，C 译码地址输入端 G1 选通端 /（G2A），/（G2B） 选通端（低电平有效） Y0~Y7 译码输出端（低电平有效） 同步RS触发器 CLK S R Qn Qn* 说明 0 X X 1 1 保持 1 0 0 0 0 RS无效，则保持 1 0 0 1 1 RS无效，则保持 1 0 1 0 0 R有效，则置0 1 0 1 1 0 R有效，则置0 1 1 0 0 1 S有效，则置1 1 1 0 1 1 S有效，则置1 1 1 1 1 不定 一般不允许出现这种情况 实验数据（触发器的测试表） S R Qn Qn+1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 不定 1 0 1 0 1 1 1 1 0 1 0 1 0 0 0 不定 从实验测得的特性表明： 当S、R输入分别为1、0时，无论现态是什么，次态都是为零，所以此时S 、R锁的功能是将置0； 当S、R输入分别为0、1时，无论现态是什么，次态都是为1，所以此时S 、R锁的功能是将置1； 当S、R输入分别为1、1时，无论现态是什么，次态都是和现态一样的，所以此时S 、R锁的功能是保持上一状态； 当S、R输入分别为0、0时，现态和次态是没规律的。 74LS74 双上升沿D触发器（有预置、清除端） 1CP、2CP 时钟输入端 1D、2D 数据输入端 1Q、2Q、1Q非、2Q非 输出端 CLR1、CLR2 直接复位端（低电平有效） PR1、PR2 直接置位端（低电平有效） 74LS175 四上升沿 D 触发器（有公共清除端） CP 时钟输入端 CR非 清除端（低电平有效） 1D--4D 数据输入端 1Q--4Q 输出端 1Ｑ非--4Q非 互补输出端 74LS112 双下降沿JK触发器（有预置、清除端） CLK1、CLK2 时钟输入端（下降沿有效） J1、J2、K1、K2 数据输入端 Q1、Q2、Q1非、Q2非 输出端 CLR1、CLR2 直接复位端（低电平有效） PR1、