三维高密度组装技术.docVIP

三维高密度组装技术 蒋黎剑 （桂林电子科技大学 机电工程学院，广西 桂林 541004） 摘 要：作为电气互联技术的主要组成部分和主体技术的表面组装技术即SMT，是现代电气互联技术的主流。经过20多年的发展，目前SMT已经成为现代电子产品的PCB电路组件级互联的主要技术手段，并进一步向高密度组装、立体组装等技术为代表的组装技术领域发展。为满足电子产品轻、薄、小以及系统集成的需求,各种新的封装结构正在不断推出. 三维封装(3D packages)愈来愈受到重视。本文概述了三维高密度组装思想在芯片封装领域的应用。 关键词： 三维组装技术、3D-MCM、微电子封装、高密度封装 1.三维高密度电子组装发展概述 在某种意义上，电子学近几十年的历史可以看作是逐渐小型化的历史，推动电子产品朝小型化过渡的主要动力是元器件和集成电路IC的微型化。所谓封装是指将半导体集成电路芯片可靠地安装到一定的外壳上，封装用的外壳不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，即芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印制板上的导线与其他器件建立连接。因此，封装对集成电路和整个电路系统都起着重要的作用。 80年代被誉为“电子组装技术革命”的表面安装技术(SMT)改变了电子产品的组装方式。SMT已经成为一种日益流行的印制电路板元件贴装技术，其具有接触面积大、组装密度高、体积小、重量轻、可靠性高等优点，既吸收了混合IC的先进微组装工艺，又以价格便宜的PCB代替了常规混合IC的多层陶瓷基板，许多混合IC市场己被SMT占领。随着IC的飞速发展，I／O数急剧增加，要求封装的引脚数相应增多，出现了“高密度封装”，90年代，在高密度、单芯片封装的基础上，将高集成度、高性能、高可靠性的通用集成电路芯片和专用集成电路芯片ASIC在高密度多层互连基板上用表面安装技术(SMT)组装成为多种多样的电子组件、子系统或系统，由此而产生了多芯片组件(MCM)11[1]。在通常的芯片印刷电路板(PCB)和表面安装技术(SMT)中，芯片工艺要求过高，影响其成品率和成本；印刷电路板尺寸偏大，不符合当今功能强、尺寸小的要求，并且其互连和封装的效应明显，影响了系统的特性；多芯片组件将多块未封装的裸芯片通过多层介质、高密度布线进行互连和封装，尺寸远比印刷电路板紧凑，工艺难度又比芯片小，成本适中。因此，MCM是现今较有发展前途的系统实现方式，是微电子学领域的一项重大变革技术，对现代化的计算机、自动化、通讯业等领域将产生重大影响。 集成电路IC实际上完成了芯片级的电子组装，有着极高的互联密度。那么，能不能将高集成电路SI/VLSI/ULSI（大规模／超大规模／特大规模集成电路）和ASIC/FPGA/EPLD（专用ＩＣ／现场可编程门阵列／电可擦除可编程的逻辑器件）等组装在一起实现集成电路的功能集成呢？这就是SMT（表面安装技术）、HWSI（混合大圆片规模集成技术）和3D（三维组装技术）。这些技术，推动着电子设备和产品继续向薄轻短小发展，在片状元件的小型化和自动安装设备所能处理的元件尺寸已濒临极限的今天，起着关键的作用。进入９０年代，代表性技术则轮到了MCM，人称多芯片组装时代，到2000年即下世纪初，将是WSI/HWSI/3D时代！WSI是将复杂的电子电路集成在一个大圆片上。将IC芯片，MCM和WSI进行三维迭装的3D组装突破了二维的限制，使组装密度更上一层楼。? 2.几种典型的三维组装封装技术?? 2.1层叠式芯片尺寸封装（Stacked CSP） 日本夏普公司为适应新一代便携网络产品需求，开发出层叠式芯片尺寸封装(Stacked CSP)新技术，并于1999年8月开始用于大批量生产高密度LSI新产品。据夏普公司称，Stacked CSP技术不仅使不同半导体工艺的存储器芯片和逻辑LSI芯片实现组合，而且也能与GaAs等化合物半导体芯片实现立体组合。 夏普公司开发的StackedCSP结构，采用聚酚胺柔性基板上单面布线，在其上安装面积最大的芯片作为第1层，通过隔层(绝缘层)再在卜面安装稍小的第2层芯片，然后，分别进行第1层芯片和第2层引线(金系)压焊，实现互联;每个芯片通过研磨，以便控制封装高度不超过1.4mm(max)(详见图1)。层叠芯片时必须按梯田式堆叠，便于用金丝压焊。夏普公司已经开始大批量生产这种三维组装产品。三芯片Stacked CSP的出现，不仅意味集成电路小型、轻便、缩短互联距离和提高电性能，更重要的是对现在的System LSI技术的重要补充。 2.2层叠式多芯片封装(Stacked MCP) 富士通、东芝和日本NEC公司应用的是层叠式多芯片封装(Stacked MCP)技术。富士通公司己于1998年把EBGA型和TSQP