eda实验指导及讲义.ppt

电子技术综合实验 －EDA可编程器件 可编程器件内部逻辑单元图 世界著名的数字可编程器件公司 MAX+PLUSII 普遍认为MaxplusII曾经是最优秀的PLD开发平台之一，适合开发早期的中小规模PLD/FPGA,目前已经由QuartusII替代 QuartusII Altera新一代FPGA/PLD开发软件，适合新器件和大规模FPGA的开发，已经取代MaxplusII。 SOPC Builder :配合QuartusII，可以完成集成CPU的FPGA芯片的开发工作 DSP Builder: QuartusII与Matlab的接口，利用IP核在Matlab中快速完成数字信号处理的仿真和最终FPGA实现 主流芯片选型指导 主流FPGA产品 芯 片 EPM7128SLC84--15 EPM7128S芯片管脚图 EPM7128S芯片各管脚定义 JTAG：TDI（14）、TMS（23）、TCK（62）、TDO（71） I/O：（输入/输出） 4、5、6、8、9、10、11、12、15、16、17、18、20、21、22、24、25、27、28、29、30、31、33、34、35、36、37、39、40、41、44、45、46、48、49、50、51、52、54、55、56、57、58、60、61、63、64、65、67、68、69、70、73、74、75、76、77、79、80、81 INPUT/GCLK1： 83（输入/时钟） INPUT/OE2/GCLK2：2 （输入/输出使能信号/时钟） INPUT/OE1： 84（输入/输出使能信号） INPUT/GLCR： 1 (输入/清除) VCC： 3、13、26、38、43、53、66、78（+5V电源） GND： 7、19、32、42、47、59、72、82（地） 编程硬件设置 启动MAXPLUS II开发系统，打开MAX+PLUS II编程器，即选Programmer，选Options\Hardware Setup，按如下对话框设置编程硬件。 程序下载过程 下载线原理图 可编程器件设计流程 CPLD或FPGA器件的设计一般可分为设计输入、设计实现和编程三个设计步骤，及 相应的前仿真（功能仿真）、后仿真（时序仿真）和测试三个设计验证过程。 设计输入（Design Entry） 电路图 电路图是图形化的表达方式，使用元件符号和连线等符号来描述设计。电路图描述要求设计工具提供必要的元件库和逻辑宏单元库。 设计输入（Design Entry） 硬件描述语言 硬件描述语言用于文本形式描述设计，又可分为普通的硬件描述语言和行为描述语言。普通的硬件描述语言，如ABEL—HDL、CUPL和MINC—HDL。它们支持布尔方程、真值表、状态机等逻辑表达式，适合对计数器、译码器和状态机等逻辑功能的描述。行为描述语言，如VHDL和Verilog –HDL。行为描述语言类似于C语言，在描述复杂设计时非常简洁，具有很强的逻辑描述和仿真功能，是未来硬件描述语言的主流。 VHDL语言－全加器 层次化设计 在设计输入过程中，往往采用层次化设计方法，分模块、分层次地进行设计描述。描述器件总功能的模块放置最上层，称为顶层设计；描述器件最基本功能的模块放置最下层，称底层设计。顶层设计和下一层之间的关系类似于软件设计中主程序和子程序的关系。 层次化设计方法比较自由，可以在任何层次使用电路图或HDL进行描述。由于电路图的特点是适合描述连接关系和接口关系，而描述逻辑功能则很繁琐；HDL语言正相反，逻辑描述能力强，但不适合描述连接和接口关系 设计输入（Design Entry） 一般常见的做法是：在顶层设计中，使用电路图描述模块连接关系和芯片内部逻辑到管脚的接口；在底层设计中，使用HDL硬件描述语言描述模块的逻辑功能。 本次设计采用Quartus II 软件进行设计，可从网上或图书馆查阅相关资料先自学，以下是MAX+PLUSII 使用简介，可参阅。 建立原理图文件 1、在菜单中点击file选项，此时出现子菜单如图所示，由于是新文件。故点击子菜单的new选项，接着出现new的对话框。在对话框中可供用户选择的四种编辑方式依次为：图形编辑、符号编辑、文本编辑和波形编辑，如图所示 建立原理图文件 2、第一项为图形编辑，选中该项，并点击new对话框中的ok按钮，屏幕上将出现一个无名的编辑窗口，如图 建立原理图文件 在原理图的空白处双击鼠标右键，出现下图。在symbo