集成芯片设计.ppt

智能仪器之—— 测试仪器的微型化与设计方法 1、智能仪器发展趋势 2、高集成度数字器件及设计方法概述 3、高集成度模拟器件及设计方法概述 4、混合器件设计方法 5、总线相关 1、智能仪器发展趋势 发展趋势： （1）智能化 （2）集成化与微型化 集成度的提高使可靠性得到极大提高 美军先进的F-111飞机原来的平均间隔故障时间为40h，采用超高速集成电路后，平均间隔故障时间提高到5000h，总的元件从224个减少到60个。 海湾战争中的“爱国者”导弹采用高集成度芯片，使电子模块由200个减少到13个 （3）仿生学 2、高集成度数字器件及设计方法概述 电子管 晶体管 小规模集成电路 大规模集成电路 中规模集成电路 超大规模集成电路 ASIC 2.1可编程逻辑器件简介 20世纪80年代中期Altera公司----EPLD 20世纪80年代末Lattice公司----CPLD 1985年Xilinx公司首家推出了----FPGA CPLD及FPGA的区别及选用原则 FPGA容易实现时序逻辑，CPLD更适合于实现大规模的组合功能 CPLD的时序延迟是均匀的和可预测的，FPGA的延迟不可预测性。 在编程上FPGA比CPLD具有更大的灵活性。 FPGA的集成度比CPLD高, CPLD比FPGA使用起来更方便 CPLD的速度比FPGA快, CPLD是系统断电时编程信息也不丢失。FPGA编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入ＳＲＡＭ中。 一般情况下, CPLD的功耗要比FPGA大 SoPC =FPGA+MCU+DSP Xilinx公司的SoPC芯片型号为： Spartan、Spartan－II、Virtex、Virlex－II、XC4000和XC9500 Altera公司的SoPC系列有： APEX EP20KE Nios软核带有DSP功能块,在 Nios 核中还可得到定时器/计数器、PIO、SPI、PWM 控制器、10/100 M以太网 MAC 和 SDRAM控制器等资源。 2.2可编程逻辑器件设计方法概述 2.2.1 可编程逻辑器件设计的基本方法 可编程逻辑器件的设计依赖于专用的开发软件，如： Altera公司的MAX+plusⅡ，Quartus II、Xilinx公司的ISE软件等。 在MAX+plusⅡ的开发环境中，可编程逻辑器件的基本设计方法主要包括： （1）图形输入的设计方法 （2）文本输入的设计方法 2.2.2 图形输入设计方法 2.2.2.1 图形输入的设计文件组成 文件包括： （1）元件、 （2）连线、 （3）网络标号、 （4）输入、输出引脚等。 2.2.2.2 图形输入的元件 （1）prim库中基本逻辑器件， （2）mf库中7400系列逻辑 （3）mega-lpm库中参数化模块 （4）利用已完成的设计文件自创元件 2.2.2.3 元件特点 （1）元件参数可以进行设置，增强元件应用范围和灵活性 以计数器的设计为例介绍LPM库元件的使用方法。 （1）利用向导生成所需参数的器件 (计数器） 打开MAXPLUSII， 单击File下的MegaWizard Plug－In Manage项， 选择Create a new custom megafunction variation， 单击Next， 在出现的对话框中双击arithmetic， 选中LPM－COUNTER， 选择输出文件类型为VHDL并取名为counter1确定其存放路径，设置好后对话框如下图所示，单击Next， （2） 在出现的对话框中设置计数器数据位宽为8，并设置计数器为递增计数，即选中Up only，单击Next： （3） 设置计数器模即进制为160，并勾选Carry－out，即计数器有进位输出cout,单击Next： （4）设置计数器为异步清零，引脚为aclr，单击Next： （5）单击Finish，完成对计数器的设置，设置完成后，该计数器模块出现在模块库d:\progra~1\maxplu~1\*中，可以在原理图输入方式下直接调用。 （6）在原理图中调用模块counter1,并连接其输入输出端口，如下图所示： （7）对该计数器进行仿真，得到其仿真波形如下图，从图中可以看出，当Q计数到9F时，下一个计数值变成了00，即完成了160个数的计数要求，完全符合设计目标： 在原理图输入方式下直接调用LPM库元件 （1）选择库与器件 在.gdf文件空白处双击 打开Enter Symbol 对话框， 选择mega_lpm库， 从Symbol Files中 选