基于PXI总线的高速数字传输模块设计及正交解调的实现（二）_电子机械论文.docVIP

基于PXI总线的高速数字传输模块设计及正交解调的实现（二）_电子机械论文 基于PXI总线的高速数字传输模块设计及正交解调的实现（二）_电子机械论文 处带通滤波器的通带大于100 KHz即可。由于是信道模拟，为了尽可能的达到模拟的效果，设计中以牺牲硬件的方式在中频处理数字信号。此时带通滤波并不是要滤出基带信号，而仅仅是实现正交变换，所以通带只要大于100 KHz，保证基带信号通过。实际设计过程中，取2 M，便于滤波器的设计。带通滤波器的设计方法如下： 　　（1） 设计一个FIR低通滤波器，其通带为要求实现的通带的1/2。 　　（2） 根据下面两个公式将数字低通滤波器的系数转换成I、Q带通滤波器系数 （3-12） （3-13） 　　上式中， 　　＝阶低通滤波器的系数； 　　 ＝带通信号的中心频率； 　　 ＝滤波器系数的个数； 　　 ＝采样周期； 　　3.2.2.2 数字解调设计 　　首先要设计低通滤波器。Systemview[22]是功能强大的滤波器设计工具，本文采用它完成低通数字滤波器的设计。如图3-10，3-11所示。 　　图3-10中的参数设置中，取了20％的通带，带内纹波0.05 dB，根据相关参数，滤波器阶数为59。图3-11为设计的数字低通滤波器系数。因此，公式（3-12）、（3-13）中的参数就是图3.5中生成的系数，＝10 MHz， ＝59，T=40 ns.。然后由公式（3-12）、（3-13）即可得出 ，。 　　图3-10 低通滤波器参数设置 图3-11 低通数字滤波器系数 图3-12 正交解调结果 　　求得 ，后，在CCS中编写程序。由于数据流量为25 M，所以每个数据的处理时间最多40 ns。每个数据要做一次滤波，包含118次乘法和118次加法，再加上数据的读进读出，而TMS320C6416t只有2个乘法单元和6个逻辑单元，如果不优化是不能完成算法的。实际程序采用了前面提到的优化方法：循环展开、指令打包、采用内联函数，压缩寄存器生命周期等。最后优化的结果是34.5 ns处理1个数据，处理结果如图3-12所示。 　　从结果可以看出，平行分量和垂直分量的相位差为： 　　2.83571-（-1.87626）=4.71197=1.4998666344014361305658144529968 PI 　　可知IQ相位几乎为90度,误差为-0.024005807741496498153398460580861度，精度非常高，而他们的幅度分别为： 　　I： 606115 Q： 608607 　　误差为：（2492）/（607361）=0.0041近似为0.4%。 　　计算每个点需要时间为：80493/2048=39.3 ns40 ns 　　从仿真的结果分析可以看出，设计完全符合要求。从中也可以看出，用数字的方法实现解调能够达到很高的精度，比模拟的方法精度要高近百倍，这也是本设计的一大亮点。 　　4 PXI数字传输模块硬件电路设计 　　随着现代总线技术的发展，总线数据传输协议也逐渐的复杂，怎样将复杂的总线传输协议转化为简单的、易于控制的本地总线逻辑关系，是硬件电路设计首先要考虑的问题，也就是设计总线接口电路的问题。对于一种总线，接口设计的好坏将直接影响到模块功能的实现。好的接口设计，能够完全满足总线规范、达到最佳的总线数据传输、减少总线延迟、提高数据传输效率充分发挥总线性能。所以说总线接口设计是进行总线开发时第一项也是十分重要的关键技术。 　　总线接口开发过程主要有以下几个步骤： 　　首先，深入了解总线规范，对接口需要完成的信号进行分析，将信号分为接口必备信号和可选信号。这样，在完成接口设计时候就会有轻有重，首先完成接口必备信号，以完成基本的总线功能；然后再考虑完成可选信号以实现总线的扩展功能。 　　其次，在分析接口信号的基础上深入研究总线上数据传输过程和总线命令，只有对总线的传输过程有了全面清楚的理解，才能保证接口设计的正确性，这是完成接口设计的必要条件。 　　再次，在分析总线规范的基础上，结合当前流行的接口设计方法，提出可行的接口方案并对方案分析比较，选择最佳的接口方案。目前IC的集成度很高，对流行的总线都有专用接口芯片，在总线开发的初期推荐选用专用接口芯片加快开发数度，随着对总线研究的不断深入，可以自行开发全部接口电路。 　　最后，根据确定的接口方案，设计相应的外围电路完成本地译码和逻辑控制，此时多半选用可编程逻辑器件，这样能够方便的修改设计减少由于设计失误引起的损失。 　　4.1 PXI接口实现方案 　　PXI 总线规范复杂，在提高了传输速度的同时，也带来了实现上的麻烦。目前实现 PXI 通讯的方法大体有使用可编程逻辑芯片和使用专用的接口芯片这两种方案： 　　（1）直接用CPLD/FPGA进行接口设计