微原课件 第5章.pptVIP

第五章 存储器 （3）存储器的地址分配和片选问题 内存通常分为RAM和ROM两大部分，而RAM又分为系统区(即机器的监控程序或操作系统占用的区域)和用户区，用户区又要分成数据区和程序区，ROM的分配也类似，所以内存的地址分配是一个重要的问题。另外，目前生产的存储器芯片，单片的容量仍然是有限的，通常总是要由许多片才能组成一个存储器，这里就有一个如何产生片选信号的问题。 （4）控制信号的连接 CPU在与存储器交换信息时，通常有以下几个控制信号(对8088/8086来说)： 、 、 等信号。这些信号如何与存储器要求的控制信号相连，以实现所需的控制功能。 2. 存储器的地址选择 对存储器单元的寻址包括两部分： 片间寻址：CPU高位地址线经译码（或线性组合）后作为存储器芯片的片选，用于选择存储器芯片。 片内寻址：CPU低位地址线连到存储器的地址线上，用于选择存储器内部的具体单元。 存储器地址选择有以下三种方法： （1）线性选择方式（P226 图5-14） 直接以系统空闲的高位地址线作为芯片的片选信号。优点是简单明了，无须另外增加电路，缺点是寻址范围不惟一，地址空间没有被充分利用，可外扩的芯片的个数较少。线选法适用于小规模单机应用系统中片选信号的产生。 A13作为控制线 ：A13为“0”选中1#芯片，为“1”选中2#芯片，所以1#芯片的地址范围是0000～1FFFH，2#芯片的地址范围是2000～3FFFH。 A14为控制线(A13为0)： A14为“0”选中1#芯片，为“1”选中2#芯片，所以1#芯片的地址范围是0000～1FFFH，2#芯片的地址范围是4000～5FFFH。 只要A13为0，A14～A19为任意都选中1#芯片；只要A13为1，A14～A19为任意都选中2#芯片，所以它们的地址是重叠的。在同一个段(64KB)中(A0~A15)，地址重叠区4个，所以 1#芯片的寻址： 0000～1FFFH，4000～5FFFH，8000～9FFFH，C000～DFFFH 2#芯片的寻址： 2000～3FFFH，6000～7FFFH，A000～BFFFH，E000～FFFFH 例如：计算机上内存容量为512MB(256MB×2) ，试写出2个内存的地址范围？ 答案是：1#内存(256MB)的地址范围是：0000,0000~0FFF,FFFFH 2#内存的地址范围是：1000,0000H～1FFF,FFFFH。 （2）全地址译码法（P227 图5-15） 全地址译码法：利用译码器对系统地址总线中未被外扩芯片用到的高位地址线进行译码，以译码器的输出作为外围芯片的片选信号。常用的译码器有：74LS139，74LS138，74LS154等。优点是存储器的每个存储单元只有惟一的一个系统空间地址，不存在地址重叠现象；对存储空间的使用是连续的，能有效地利用系统的存储空间。缺点是所需地址译码电路较多。全地址译码法是单机应用系统设计中经常采用的方法。 例:假设一个微机系统RAM容量为4KB，采用1K×8的RAM芯片，安排在64K空间的最低4K的位置，A9～A0作为片内寻址，A15～A10译码后作为芯片寻址，则4K占用的地址空间分别为： 第一组：地址范围是0000～03FFH 第二组：地址范围是0400～07FFH 第三组：地址范围是0800～0BFFH 第四组：地址范围是0C00～0FFFH （3）部分地址译码法 部分地址译码法：单机的未被外扩芯片用到的高位地址线中，只有一部分参与地址译码，其余部分是悬空的。优点是可以减少所用地址译码器的数量。 缺点是存储器每个存储单元的地址不是唯一的，存在地址重叠现象。因此，采用部分地址译码法时必须把程序和数据存放在基本地址范围内，以避免因地址重叠引起程序运行的错误。 74LS138的管脚图如右图所示。 3. CPU与外部存储器的连接 （1）外部存储器的地址线与CPU的低位地址线相连； （2）外部存储器的数据线与CPU的数据线相连； （3）CPU的地址线、M/ 经译码后与外部存储器的片选线相连； （4）外部存储器的读/写控制线与CPU的读/写控制线相连。 例题：要求用4K×8的EPROM芯片2732，8K×8的RAM芯片6264，译码器74LS138构成8K×16的ROM和8K×16RAM的存储器系统，系统配置方式为最小模式，画出系统的连线图。 解：ROM芯片，8K字需要4片2732芯片组成，片内用12根地址线A1～A12寻址。RAM芯片8K字需要2片6264芯片组成，片内用13根地址线A1～A13寻址。 芯片的选择由74LS138译码器输出Y0、Y1完成。 分别写出1#、2#、3#芯片的地址范围。 * * 5.