微机原理及应用试题.pptVIP

四. CPU的操作和时序 1.指令周期，机器周期与时钟周期的基本概念 * 在微机领域中，称“机器周期”为“总线周期”—BIU完成一次访问存储器操作所需要的时间。 机器周期 机器周期 机器周期 指令周期 M1(Machine Cycle) (取指） M2(读存储器) M3(写存储器) 时钟周期(T状态) 最小模式下的总线读操作 ① 高为读内存 低为读I/O 地址输出 状态输出 地址输出 数据输入 ④BHE ③ ② ⑤ ⑥ ⑦ ⑨ ⑩ 11 输出 DT/R DEN ALE RD AD15～AD0 A19/S6 ～A16/S3 BHE/S7 M/IO CLK T1 T2 T3 Tw(1+n) T4 ⑧ 最小模式下的总线写周期操作 AD15～AD0 T1 T2 T3 Tw T4 CLK M/IO A19/S6 ～A16/S3 BHE/S7 ALE WR DT/R DEN 高为写内存 低为写I/O 地址输出 状态输出 地址输出 数据输出 ④BHE ⑩ ⑤ ⑨ ③ ⑧ ② ② ① ⑥ ⑦ 输出 2.3 高档微处理器 2.3.1 80386微处理器 2.3.2 Pentium微处理器 返 回 2.3.1 80386微处理器 主要特点 内部结构 内部寄存器 三种工作方式 8086的存储器管理 80386微处理器的主要特点 采用全32位结构，其内部寄存器、ALU和操作是32位，数据线和地址线均为32位 提供32位外部总线接口，最大数据传输率为32MB/s，具有自动切换数据总线宽度的功能 具有片内集成的存储器管理部件MMU，可支持虚拟存储和特权保护，虚拟存储器空间可达64太字节（TB） 具有实地址方式、保护方式和虚拟8086方式3种工作方式 采用了比8086更先进的流水线结构，使其能高效、并行地完成取指、译码、执行和存储管理功能 (指令队列16字节长） 返 回 系统总线 分段部件SU 分页部件PU 执行部件EU 预取部件IPU 译码部件IDU 总线部件BIU 线性地址 译码指令 数据（操作和结果） 有效地址 物理地址 32位 指令字节 指令 80386功能结构简图 有效地址总线 有效地址总线 移位地址 加法器 乘/除 寄存器栈 状态 标志 ALU控制 保护检 测部件 控制 控制 ROM 译码和 定序 位移总线 指令和 译码 两个译码 指令队列 指令预译码 内部控 制总线 分段部件 输入 加法器 描述符 寄存器 界限和属 性PLA 分页部件 加法器 页面超高 速缓存器 控制和特 性PLA 预取器 界限 检测器 指令预取 16字节 指令队列 指令流 线性地址总线 请求 特权 地址 驱动器 流水线 I/O总线 宽度控制 多路 收发器 取代码取页数 物理地址总线 控制 总线控制 HOLD,INTR, NMI,ERROR BUSY,HLDA, RESET BE0～BE3 A2～A3 M/IO,D/C, W/R,LOCK, ADS,NA, BSIG,READY D0～D3 32 32 32 32 34 ALU总线 32 32 80386的内部结构图 返 回 ８０３８６的工作方式 实地址方式 保护虚拟地址方式 虚拟8086方式 实地址方式 系统启动后，80386自动进入实地址方式。 寻址方式、存储器管理、中断处理与8086一样。 操作数默认长度为16位，但允许访问32位寄存器（在指令前加前缀）。 不用虚拟地址，最大地址范围仍限于1MB，只采用分段方式，每段最大64KB。 存储器中保留两个固定的区域，一个是初始化程序区FFFFFH-FFFF0H，另一个为中断向量表003FFH-00000H。 80386的4特权级，在实地址方式下，程序在最高级0级上执行，80386指令集除了少数指令外，绝大多数指令在实地址方式下都有效。 虚拟存储 保护虚拟地址方式 所谓保护是在执行多