ARM处理器综述.pptVIP

（1）中断禁止位 中断禁止位包括I、F，用来禁止或允许IRQ和FIQ两类中断： I=1时，表示禁止IRQ中断， I=0时，表示允许IRQ中断； F=1时，表示禁止FIQ中断， F=0时，表示允许FIQ中断。 （2）T标志位 T标志位用来标识/设置处理器的工作状态。对于ARM体系结构v4及以上的版本的T系列处理器，当该位为1时，程序运行于Thumb状态；当该位为0时，表示运行于ARM状态。ARM指令集和Thumb指令集均有切换处理器状态的指令。这些指令通过修改T位的值为1或0来实现在两种工作状态之间切换，但ARM微处理器在开始执行代码时，应该处于ARM状态。 （3）工作模式位 工作模式位（M[4：0]）用来标识或设置处理器的工作模式。M4 、M3 、M2、M1、M0决定了处理器的工作模式。 CPSR中的其余位为保留位，当改变CPSR中的条件码标志位或者控制位时，保留位不要被改变，在程序中也不要使用保留位来存储数据。保留位将用于ARM版本的扩展。 1. MIPS处理器（Microprocessor without Interlocked Piped Stages，无内部互锁流水机处理器） 2. PowerPC处理器 3. Sparc处理器 4. ARM处理器 2.2.1 计算机体系结构的分类 2.2.2 ARM技术的发展过程 1．冯.诺依曼体系结构 数据和指令都存储在一个存储器中的计算机称为冯.诺依曼机。这种结构的计算机系统由一个中央处理器单元(CPU)和一个存储器组成。 2．哈佛体系结构 哈佛结构为数据和程序提供了各自独立的存储器，程序计数器只指向程序存储器而不指向数据存储器， 2.3.1 RISC技术 2.3.2 流水线技术 2.3.3 超标量技术 RISC结构优先选取使用频率最高的简单指令，避免复杂指令；将指令长度固定，指令格式和寻址方式种类减少；以控制逻辑为主，不用或少用微码控制等措施来达到上述目的。 基于3级（ARM7）、5级(ARM9)流水线体系结构的ARM处理器核。 简单的3级流水线如下： 取指级。取指级完成程序存储器中指令的读取，并放入指令流水线中。 译码级。对指令进行译码，为下一周期准备数据路径需要的控制信号。这一级指令“占有”译码逻辑，而不“占有”数据路径。 执行级。指令“占有”数据路径，寄存器堆栈被读取，操作数在桶式移位器中被移位，ALU产生相应的运算结果并写回到目的寄存器中，ALU结果根据指令需求更改状态寄存器的条件位。 在3级流水线的执行过程中，当通过R15寄存器直接访问PC时，必须考虑此时流水线执行过程的真实情况。程序计数器R15（PC）总是指向取指的指令，而不是指向正在执行的指令或正在译码的指令。一般情况下，人们总是习惯把正在执行的指令作为参考点，称为当前第1条指令，因此，PC总是指向第3条指令。 对于ARM指令，有： PC值＝当前程序执行位置＋8 对于Thumb指令，则有： PC值＝当前程序执行位置＋4 超标量技术就是通过重复设置多套指令执行部件，同时处理并完成多条指令，实现并行操作来达到提高处理速度的目的。 目前，所有的ARM内核，包括流行的ARM7、ARM9和ARM11等，都是单周期指令机。ARM公司的下一代处理器将是每周期能处理多重指令的超标量机。超标量机能在一个时钟周期内同时执行多条指令，因而CPU的效率得到大大地提高。 2.4.1 基于ARM核的硬件结构 2.4.2 ARM核的数据流模型 2.4.3 ARM处理器工作模式和工作状态 ARM处理器 控制整个器件。有多种版本的ARM处理器，以满足不同的处理特性。一个ARM处理器包含了一个内核以及一些外围部件，它们之间由总线连接。这些部件可能包括存储器管理和Cache。 控制器 协调系统的重要功能模块。两个最常见的控制器是中断控制器和存储器控制器。 外设接口部件 提供芯片与外部的所有输入/输出功能，器件之间的一些独有特性就是靠不同的外设接口功能来体现的。 总线 用于在器件不同部件之间进行通信。 ARM处理器中广泛使用的总线结构称为高级微控制总线结构(AMBA)。最初的AMBA总线包含ARM系统总线(ASB)和ARM外设总线(APB)。