数字电子技术基础模拟试题A.docVIP

  1. 1、本文档共3页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电子技术基础模拟试题A.doc

系名 专业 年级、班 学号 姓名 数字电子技术 题号 一 二 三 四 五 六 七 八 九 十 总分 得分 (请将答案写在答题纸上,答在试卷上不给分) 选择题(16分) 1.已知,下列结果正确的是( ) a. Y=A b.Y=B c. d.Y=1 A=(10.)10a. A=(10.) b.A=(.)c. A=(1.)d.A=(.) 3.下列说法不正确的是( ) a.当高电平表示逻辑0、低电平表示逻辑1时称为正逻辑 b.三态门输出端有可能出现三种状态(高阻态、高电平、低电平) c.OC门输出端直接连接可以实现正逻辑的线与运算 d.集电极开路的门称为OC门 4.以下错误的是( ) a.数字比较器可以比较数字大小 b. 半加器可实现两个一位二进制数相加 c.编码器可分为普通全加器和优先编码器 d.上面描述至少有一个不正确 5.下列描述不正确的是( ) a.触发器具有两种状态,当Q=1时触发器处于1态 b.时序电路必然存在状态循环 c.异步时序电路的响应速度要比同步时序电路的响应速度慢 d.主从JK触发器具有一次变化现象 6.电路如下图(图中为上升沿Jk触发器),触发器当前状态Q3 Q2 Q1为“100”,请问在时钟作用下,触发器下一状态(Q3 Q2 Q1)为( ) a.“101” b.“100” c.“011” d.“000” 7.电路如下图,已知电路的当前状态Q3 Q2 Q1 Q0为“1100”,74LS191具有异步置数 a.“1100” b.“1011” c.“1101” d.“0000” 8.下列描述不正确的是( ) a.EEPROM具有数据长期保存的功能且比EPROM在数据改写上更方便 b.DAC的含义是数-模转换、ADC的含义是模数转换 c.积分型单稳触发器电路只有一个状态 d.上面描述至少有一个不正确 二.判断题(9分) 1.TTL输出端为低电平时带拉电流的能力为5mA( ) 2.TTL、CMOS门中未使用的输入端均可悬空( ) 3.当决定事件发生的所有条件中任一个(或几个)条件成立时,这件事件就会发生,这种因果关系称为与运算。() 4.将代码状态的特点含义“翻译”出来的过程称为译码。实现译码操作的电路称为译码器。() 5.移位寄存器除了可以用来存入数码外,还可以利用的移存规律构成任意模值n的计数器。所以又称为移存型计数器刷新Ucc=5V,UBB=9V,R1=5.1kΩ, R2=15kΩ,Rc=1kΩ,β=40,请计算UI分别为V,0.3VUO的大小?。 命 题 人 : 审 题 人 : 命 题 时 间 : 系名 专业 年级、班 学号 姓名 2.已知一个位权电阻DAC参考电源UREF= -V,转换比例系数输入位二进制数码的模拟信号电压U 写出电路激励方程、状态方程、输出方程 画出电路的有效状态图 该电路具有什么逻辑功能并说明能否自启动 五.应用题(43分) 1.请用74LS138设计一个三变量的多数表决电路。具体要求如下: (1)输入变量A、B、C为高电平时表示赞同提案 (2)当有多数赞同票时提案通过,输出高电平 74LS138的逻辑功能及引脚图如下: 74LS138译码器真值表 A2A1A0 输 出 0 × ××× 全1 × 1 ××× 全1 1 0 0 0 0 ,其余为1 1 0 ,其余为1 2.请用卡诺图化简下面的逻辑函数 给定约束条件为:AB+CD=0 3. 74LS161逻辑符号及功能表如下 74LS161功能表 CTP CTT CP D0 D1 D2 D3 Q0 Q1 Q2 Q3 0 × × × × ×××× 1 0 × × ↑ d0d1 d2 d3 1 1 1 1 ↑ ×××× 1 1 × 0

文档评论(0)

docinppt + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档