第2章 微型计算机系统的微处理器.pptVIP

1.最小组态下存储器读操作时序 T1 T2 T3 T4 CLK ALE A19～A16/ S6～S3 地址 状态 AD15～AD0 地址 数据 M/IO RD DT/R DEN 2.最小组态下存储器写操作时序 T1 T2 T3 T4 CLK ALE A19～A16/ S6～S3 地址 状态 AD15～AD0 地址 数据 M/IO WR DT/R DEN 3.最小组态下具有TW状态的存储器读操作时序 T1 T2 T3 TW ALE A19～A16/ S6～S3 地址 状态 AD15～AD0 地址 数据 M/IO RD DT/R DEN CLK T4 READY 4.最大组态时存储器读周期时序 T1 T2 T3 T4 CLK ALE A19～A16/ S6～S3 地址 状态 AD15～AD0 地址 数据 MRDC DT/R DEN S2 S1 S0 1 0 1 1 1 1 5.最大组态时存储器写周期时序 T1 T2 T3 T4 CLK ALE A19～A16/ S6～S3 地址 状态 数据 AD15～AD0 地址 MWTC DT/R DEN S2 S1 S0 1 1 0 1 1 1 8086CPU的基本I／O读写总线周期时序与存储器读写周期时序是类似的。但通常I／O接口电路的工作速度较慢，往往要插入等待状态。即基本的I／O操作是由T1、T2、T3、TW、T4组成，占用5个时钟周期。 6.最大组态的I/O读周期时序 T1 T2 T3 TW CLK T4 READY ALE A19～A16/ S6～S3 0000 状态 AD15～AD0 地址 数据 IORC DT/R DEN S2 S1 S0 0 0 1 1 1 1 7.最大组态的I/O写周期时序 T1 T2 T3 TW CLK T4 READY ALE A19～A16/ S6～S3 0000 状态 AD15～AD0 地址 数据 IOWC DT/R DEN S2 S1 S0 0 1 0 1 1 1 物理地址：将所有内存单元用20位二进制数，从00000H～FFFFFH所编的地址。对于任一单元，物理地址是唯一的，是CPU选择某单元的唯一标识。 偏移地址：将每一个段的所有单元，用16位二进制数从0000H～****H所编的地址。 每一个段所包含的单元数（容量）最大不超过64KB。 段地址：将每一个段起始单元20位物理地址的高16位称为该段的段地址。 逻辑地址：程序中所用的地址形式。其格式为： 段地址：偏移地址 8086中内存的分段原则： （1）每一个段只能起始于其物理地址二进制最低4位为0000的单元处（小页边界）。 （2）每一个段的容量不能超过64KB。 （3）段与段之间的关系分为四种情况： ① 邻接 ② 间隔 ③ 部分重叠 ④ 完全重叠 2.2.4 存储器物理地址的形成 对内存进行分段管理后，当程序中要使用某个内存单元时，程序中只需要确定其16位的段地址和16位的偏移地址就可了。CPU能根据它们自动计算出相应的物理地址。其计算方法为： 物理地址=段地址×10H+偏移地址 8086中有4个段寄存器（CS、DS、ES、SS），其作用就是用来存放段地址，程序中要使用某个段时，必需先将其段地址写入相应的段寄存器中。 偏移地址可以用多种方法来提供。 2.3 8086的I/O组织 2.3.1 I/O接口 2.3.2 I/O端口 2.3.1 I/O接口 I/O接口是微机与外界设备的连接部件（电路、芯片、器件），是CPU与外界进行信息交换的中转站，主要用于系统总线与外部设备的连接。 计算机中有许多接口电路，用于多种I/O设备与系统总线的连接。 2.3.2 I/O端口 I/O端口是指分散在接口电路中的存储单元，为了区分不同的I/O端口，系统为每一个I/O端口分配了一个端口地址，在微机系统中，I/O端口地址的范围为0000H～FFFFH，可支持的I/O端口总数为65536（64K）个。 I/O接口与I/O端口 数据 缓冲器 读/写/中断 控制逻辑 I/O 端口 端口地 址译码 外 部 设 备 I/O接口 数据线 控制线 状态线 数据总线 控制总线 地址总线 I/O 端口 I/O 端口 2.4 8086CPU的引脚功能与工作组态 2.4.1 8086CPU的两种组态 2.4.2 8086的引脚功能 8086CPU根据所连的存储器和外设的规模，可以工作在两种不同的组态。 1.最小组态 最小组态适用于内存和外设配置规模较小的情况。 最小组态的特点是所有的控制信号都由CPU直接产生。 当8086的引