eda课后习题答案.docVIP

下载本文档

17
0
约小于1千字
约 3页
2017-08-22 发布于重庆
举报
版权申诉

eda课后习题答案.doc

1、本文档共3页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

eda课后习题答案.doc

用VHDL设计一个秒表电路姓名：朱芳学号：200803050221 专业：08电气2班 1.实验目的：掌握MAXPLUSⅡ的VHDL语言描述输入法（1）掌握VHDL语言描述输入法（2）掌握VHDL语言（3）理解if语句进行描述计数器 2.实验内容：利用VHDL语言设计一个秒表电路，最小计时精度为0.01S，最长为99S。 3.实验原理：计算器是数字系统中用的交代的基本逻辑器件，它的基本功能是统计时钟脉冲的个数，即实现计数操作，它也是用于与分频,定时，产生节拍脉冲和脉冲序列。 4.实验源程序： library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity count100 is port (clk :in bit; oc :out bit; y :out integer range 0 to 99 ); end ; architecture a of count100 is signal q :integer range 0 to 99; begin p1:process(clk) begin if (clkevent and clk=1)then if q=99 then q=0; else q=q+1; end if; end if; if q50 then oc=0; else oc=1; end if; y=q; end process; end; 5.编译过程： 6.时序波形仿真： 7.时域分析：