- 1、本文档共6页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
秒表的设计和实现.doc
项目一 秒表的设计和实现
一、任务
试设计一款数字秒表,具体要求如下:
6位输出显示,分别显示百分之一秒、十分之一秒、秒、十秒、分、十分;
能实现启动、停止、归0控制。
扩展:
在第59分钟内,计时即将溢出时,进行声音提示;
系统时钟为10MHz,试设计分频器得到1kHz、500Hz、1Hz信号。
二、任务分解
三、系统设计
1、系统框图
2、顶层gdf文件
总体设计说明
3、模块设计
(1)VHDL程序及说明
(2)仿真
四、系统实现
1、电路
2、测试
测试方案:
测试结果:
附:参考设计
1、顶层gdf文件:
2、底层设计:
(1)scan模块vhdl程序:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY scan IS
PORT(clk100 :IN STD_LOGIC;
din5 :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
din4 :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
din3 :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
din2 :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
din1 :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
din0 :IN STD_LOGIC_VECTOR(3 DOWNTO 0);
led :OUT STD_LOGIC_VECTOR(6 DOWNTO 0);
SEL :OUT STD_LOGIC_VECTOR(2 DOWNTO 0));
END;
ARCHITECTURE a OF scan IS
SIGNAL scantmp:STD_LOGIC_VECTOR(2 DOWNTO 0);
SIGNAL q :STD_LOGIC_VECTOR(3 DOWNTO 0);
BEGIN
p1:PROCESS(clk100)
BEGIN
IF clk100event AND clk100=1 THEN
scantmp=scantmp+1;
END IF;
END PROCESS p1;
p2:PROCESS(scantmp)
BEGIN
CASE scantmp IS
WHEN 000=sel=000;q=din0(3 DOWNTO 0);
WHEN 001=sel=001;q=din1(3 DOWNTO 0);
WHEN 010=sel=010;q=din2(3 DOWNTO 0);
WHEN 011=sel=011;q=din3(3 DOWNTO 0);
WHEN 100=sel=100;q=din4(3 DOWNTO 0);
WHEN 101=sel=101;q=din5(3 DOWNTO 0);
WHEN OTHERS=NULL;
END CASE;
END PROCESS p2;
p3:PROCESS(q)
BEGIN
CASE q IS
WHEN 0000 = led=0111111; --0
WHEN 0001 = led=0000110; --1
WHEN 0010 = led=1011011; --2
WHEN 0011 = led=1001111; --3
WHEN 0100 = led=1100110; --4
WHEN 0101 = led=1101101; --5
WHEN 0110 = led=1111101; --6
WHEN 0111 = led=0000111; --7
WHEN 1000 = led=1111111; --8
WHEN 1001 = led=1101111; --9
WHEN OTHERS=NULL;
END CASE;
END PROCESS;
END a;
(2)count6模块vhdl程序:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY count6 IS
PORT(clk : IN STD_LOGIC;
clr, start_stop: IN STD_LOGIC;
co : out STD_LOGIC;
q
文档评论(0)