第五章 存储器1.pptVIP

DRAM的工作过程 数据读出：首先将行地址加在A0~A7上，然后使RAS行地址锁存信号有效，在其下降沿将行地址锁存在芯片内部。接着将列地址加到芯片 的A0~A7上，再使CAS地址锁存信号有效，其下降沿将列地址锁存在芯片内部。然后保持WE=1，则在CAS有效期间（低电平），数据由DOUT端输出并保持。 数据写入：与数据读出的过程基本类似，区别是送完列地址后，要将WE端置为低电平，然后把要写入的数据从DIN端输入。 刷新：将动态存储器中存放的每一位信息读出并重新写入过程。 刷新方法：使列地址锁存信号无效（CAS=1），送上行地址并使行地址锁存信号RAS有效（RAS=0），然后芯片内部刷新电路就会将所选中行各单元上的信息进行刷新。每次送出不同的行地址，就可以刷新不同行的存储单元，只要将行地址循环一遍，则可刷新整个芯片的所有存储单元。 DRAM要求每隔2~8ms刷新一次，这个时间称为刷新周期。在刷新期间，DRAM不能进行正常的读写操作的，是由刷新控制电路来保证。 2764 EPROM工作方式 2.维持方式 有效功耗从100mA降到40mA。 3.编程 在原始状态或每次擦除之后，2764所有各位均处于“1”状态，编程就是将数据按程序有选择地把“0”态置入相应的各位。 编程状态，PGM=0，VPP=+21V（误差正负一伏），OE=1，CE=0，被编程的8位数据并行输入到2764的数据输入端。编程负脉冲PGM的最大脉宽为50 + 5ms。 2764有两种编程方式：标准编程和灵巧编程。 标准编程 VCC=+5V，VPP=+21V，在地址线A0~A12上给出要编程存储单元的地址信号，然后使CE=0，OE=1，在数据线上给出要写入的数据。上述信号稳定以后，在PGM端上加50±5ms的负脉冲，这样将一个字节的数据写到相应地址单元中。不断重复这个过程。 如果其他信号状态不变，只是在每写入一个单元的数据后将OE变低，则可以立即对刚写入的数据进行校验。当然也可以写完所有单元后再统一进行校验。若写入数据有错，则必须全部擦除，再重写。 灵巧编程 每次用1ms的PGM进行编程，接着进行校验。若不成功，再加1ms的PGM脉冲，最多进行15次。 灵巧编程比标准编程快5倍左右，且有更高的可靠性和安全性。 4.编程校验 5.擦除 * 第五章 存储器 5-1 半导体存储器简介 5-2 典型芯片介绍 5-3 高速缓冲存储器（Cache） 5-4 存储器系统设计 5-1 半导体存储器简介 CPU RAM 读写 ROM 只读 数据总线 接口 硬盘 软盘 光盘 磁带 一、微机存储器 内存 外存 控制总线 地址总线 地 址 译 码 器 二、主要技术指标 存储容量 存取时间和存取周期 功耗 平均故障间隔时间（MTBF）（可靠性） （Mean Time Between Failure ） 存储器芯片的容量 CPU直接寻址的内存容量 请分清： 5-1 半导体存储器简介 存储容量？ 由CPU地址线的条数决定 例8088CPU地址线20条，可寻址220个单元 存储容量 地址线 A13A12A11A10 A9…………………….A0 地址范围 10条 0 0 0 0 0 0 0 0 0 0 000H （1KB） 1 1 1 1 1 1 1 1 1 1 3FFH 14条 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000H （16KB） 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFFH 5-1 半导体存储器简介 ＝地址单元数×每单元的位数 ＝2地址线数量×数据线数量 1K B = 210 × 8 1M B = 220 × 8 1G B = 230 × 8 5-1 半导体存储器简介 三、按存储性质分类 半导体存储器 随机存取存储器RAM 只读存取存储器ROM 可读、写，存放用户当前程序 断电后内容消失 只读，存放引导程序（加电运行） 断电后内容不消失 静态存储器SRAM 动态存储器DRAM 集成度低、速度快、容量小 集成度高、速度慢、容量大 掩膜式ROM 可编程ROM：PROM 可