第四章 半导体存储器.pptVIP

部分译码法 用高位地址中的一部分地址进行译码产生片选信号。 全译码法 用全部的高位地址进行译码产生片选信号。 例1 符合要求的全译码电路 例2 符合要求的全译码电路 例3： 某微机系统地址总线为16位，实际存储器容量为16KB，ROM区和RAM区各占8KB。其中,ROM采用2KB的EPROM,RAM采用1KB的RAM,试设计译码电路。 设计的一般步骤: ① 该系统的寻址空间最大为64KB，假定实际存储器占用最低16KB的存储空间，即地址为0000H~3FFFH。其中0000H~1FFFH为EPROM区，2000H~3FFFH为RAM区。 ROM: 0000H~07FFH,0800H~0FFFH,1000H~17FFH,17FF~1FFFH A10~A0=00000000000~11111111111 A12A11=00~11 A15A14A13=000 RAM: 2000H~23FFH,2400H~27FFFH,....3C00H~3FFFH A9~A0=0000000000~1111111111(低位地址线：片内地址) A12A11A10=000~111(次高地址线：片选译码) A15A14A13=001（最高地址线：决定存储器在系统内存中 的地址范围） 片选译码总结及注意事项 ⑴全译码 :全部地址线都参加译码 特点:物理地址和存储单元电路一一对应 ⑵部分译码:部分地址线没参加译码 特点:多个物理地址指向同一存储单元电路 n根地址线未参加译码，产生2n个重叠区 允许使用: 译码电路简单，地址浪费 P214 图4.31 IBMPC/XT 与6116的连接 CPU用片选信号加读写控制信号访问存储器 二、片选译码 CS、CE: 芯片选中,低电平有效(常用) CPU用片选信号分片指定存储器芯片 举例：P214图4.31高位地址如下所列： A19A18A17A16A15A14A13A12A11 A10 …..A0 1 0 1 0 0 0 0 0 X 当A11 ＝0时地址为A0000H～A07FFH,CS＝0 当A11 ＝1时地址为A0800H～A0FFFH ,CS＝0 地址重叠 两个不同的地址都会选中同一个 存储器单元，这种现象称为地址重叠 一片2KB的存储器电路， 占有2个2KB的地址范围。 原因是A11没有参加地址译码。 在多个重叠地址区中： 默认所有未参加译码的地址信号取值 为0时对应的地址成为基本地址（最常用） 其他都成为重叠地址（要注意） 存储器的分体结构 存储器的分体结构 存储器的分体结构 * * * * * * * * 单元数与地址总线数有关，20位地址总线，可以寻址2G内存单元。 * 三态门：一般门与其它电路的连接，无非是两种状态，1或者0，在比较复杂的系统中，为了能在一条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门三态门，除了有这两种状态以外还有一个高阻态，就是高阻抗（电阻很大，相当于开路）。相当于该门和它连接的电路处于断开的状态。(因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态)。三态门是一种扩展逻辑功能的输出级，也是一种控制开关。主要是用于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过OE/CE之类的信号选通。如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。 如果你的设备端口要挂在一个总线上, 必须通过三态缓冲器. 因为在一个总线上同时只能有一个端口作输出, 这时其他端口必须在高阻态, 同时可以输入这个输出端口的数据. 所以你还需要有总线控制管理, 访问到哪个端口, 那个端口的三态缓冲器才可以转入输出状态. 这是典型的三态门应用, 如果在线上没有两个以上的输出设备, 当然用不到三态门, 而线或逻辑又另当别论了. 举例来说： 内存里面的一个存储单元，读写控制线处于低电位时，存储单元被打开，可以向里面写入；当处于高电位时，可以读出，但是不读不写，就要用高电阻态，既不是＋5v，也不是0v 计算机里面用 1和0表示是，非两种逻辑，但是，有时候，这是不够的， 比如说，他不够富有 但是他也不一定穷啊，她不漂亮，但也不一定丑啊，  处于这两个极端的中间，就用那个既不是＋ 也不是―的中间态表示， 叫做高阻态。