动态可重构系统的通信结构研究.pdfVIP

基于SRAM的FPGA的问世标志着现代可重构计算技术的开端，并极大地推动了其发展。可重 构计算技术能够提供硬件的效率和软件的可编程性，它综合了微处理器和ASIC的特点，空 间维和时间维上均可变，因而广泛应用在军事目标匹配、大数运算、声纳波束合成、基因组 匹配、图像纹理填充、集成电路的计算机辅助设计等方面。对动态可重构相关技术的研究将 推动可重构技术的发展，以满足更多的应用需求。 1 可重构体系结构 用可重构器件构造的基本体系结构，按可重构处理单元RPU和传统微处理器的耦合方 式，可分为以下4种： ① 作为一个单独的处理单元通过I/O 接口连接总线，是最松散的连接方式，如图1（a） 所示； ② 作为主处理器的处理单元挂在主机的本地总线上，通过Cache 来实现和主处理器 之间的连接，如图1（b）所示； ③ 作为协处理单元，可以执行较大粒度的运算，如图1（c）所示； ④ RPU被集成到处理器芯片内，作为主处理器一个扩展的数据通道，提供功能可以定 制的指令，如图1（d）所示。 图1 可重构单元RPU和传统微处理器的耦合关系图 2 典型动态可重构系统结构 重构可分为静态重构和动态重构。如果重构必须在中断程序执行的情况下运行,则称为 “静态重构”；如果装载配置文件的过程可以与程序执行同时进行，即在改变电路功能的同 时，仍然保证电路的动态接续，则称为“动态重构”。动态可重构系统多是基于多配置文件 的RPU，可在运行部分配置文件的同时改变其他配置文件，从而显著缩短重新配置的时间。 动态可重构技术可以使数字系统单片化的设计从追求逻辑大规模、高集成度转向追求资源利 用率，从专用的固定功能逻辑系统转向功能可自适应进化的逻辑系统，其设计理论和方法已 逐渐成为新的研究热点。下面介绍几种典型的动态可重构结构。 Garp： 美国加州大学伯克利分校的BRASS研究小组开发的，由一个MIPS微处理器和 FPGA组合而成的系统。其核心是探索如何将可重构计算单元嵌入到传统的 RISC处理器中, 并论证这种可变结构对某些领域计算的加速能力。 M1、M2芯片： M1芯片是美国加州大学Morphosys工程提出的一种粗粒度、多重配置文 件可重构结构；M2是M1的一种改进结构,兼具DSP器件的灵活性和ASIC 芯片的高性能，可 广泛应用于并行计算系统、多媒体数据处理、高质量图像处理、DSP 变换等领域。 FIPSOC： SIDNA工程提出的一种粗粒度结构的FPGA。时序逻辑部分有多重配置文件的 动态重构功能。为支持动态重构，每个寄存器中的数据都可复制，微处理器的指令和功能单 元均做了改进。 DPGA：麻省理工大学的Transit工程提出的，划分结构为二维阵列单元的PGA。当DPGA 器件实现时间上的重配置时,AE内部要能实现多种功能以供配置，而常规FPGA仅实现对同 一功能的重复配置。 XPP(eXtreme Processing Platform) 结构： PACT公司提出的一种粗粒度实时动态可 重构的数据处理技术,其中心思想是用配置流替代指令流，支持并行任务。XPP对处理大量 流数据的应用效率很高,适用于无线基站、图像、视频流处理、雷达声纳、生物信息、过程 仿真和加密等领域。 3 动态可重构系统的通信结构 3.1 两种基本策略 典型的片上系统设计常常采用片上总线和片上网络两种通信策略。最常用的是片上总 线，其主要优点是高灵活性，可延展，设计花销小，一般在带宽要求较低时时延也较短；缺 点是过长的通信线路带来一定能耗，且限制系统时钟速率。当通信结构中含有两个以上的模 块时，可伸缩性减弱。分层总线结构可以减轻关键路径上的总线负载，通过桥连接多个总线 可将速度要求不同的器件隔离在不同的时钟域上，使得SoC得以延续PCB板的优良性能。 片上网络（NoC）技术从体系结构上彻底解决了总线结构所固有的三大问题:由于地址空 间有限而引起的扩展性问题；由于分时通信而引起的通信效率问题；由于全局同步而引起的 功耗和面积问题。其主要优点是能支持硬件模块之间的并发通信，可伸缩性更强，可用于支 持更大带宽，但时延更长。元件的模块化更有利于IP重用，从而提供更高的时钟频率和低 功耗。相对于总线结构使用中央控制逻辑，NoC的每个交换节点都包含缓存、路由逻辑和仲 裁逻辑，因而其最大缺点是片上面积花销更大。 NoC的拓扑结构有直接网络Orthogonal拓扑、立方连接循环拓扑、Octagon拓扑等；间 接网络拓扑Cro