基于FPGA的高速CCD驱动电路的设计与实现.pdfVIP

2010年 1月 西 安 邮 电 学 院 学 报 Jan．2010 第 15卷 第 1期 JOURNALOFXI’ANUNIVERSITYOFPOSTSANDTELE X MMUNICATIONS Vo1．15No．1 基于FPGA的高速 CCD驱动电路的设计与实现 杨 波 ，陈文艺2 1．西安邮电学院 自动化学院，陕西 西安 710121；2．西安邮电学院通信与信息工程学院，陕西 西安 710121 摘要：高速CCD驱动电路的设计是OCD相机在图像采集中成功应用的关键技术之一。以DALSA公司近年来推出 的高性能CCD图像传感器IL—P3为例，在分析其驱动时序关系的基础上，结合FPGA和Verilog硬件描述语言，设 计一个积分时间可调的高速CCD驱动电路，在quartusII开发环境下进行功能仿真。选用ALTERA公司的cyclone 器件EP1C12Q240C8作为硬件设计平台。仿真和实验表明，设计的驱动电路能满足驱动时序的要求。 关键词：电荷耦合器件 CCD ；驱动电路；现场可编程逻辑器件 ；IL-P3 中图分类号：TI9．1 文献标识码：A 文章编号：1007—3264 2010 01—0093—05 逻辑器件cyclone，结合VerilogHDL语言进行驱动 引言 电路设计，对频率和时序要求都很高的驱动电路来 说，具有高集成度、高可靠性、高速度、开发周期短和 随着科学技术的发展和图像采集系统的广泛应 调试灵活方便等优点。 用，人们对图像采集系统的主要指标，如采样速率、 分辨率、精度以及抗干扰能力等方面，都提出了越来 1 IL—P3驱动电路的设计 越高的要求。CCD作为光电转换式图像传感器，以 其灵敏度高、动态范围大、体积小、功耗低、分辨率高 1．1 IL—P3的主要特点 和采样速度快等特点，成为现代 电子学和现代测试 IL—P3是增强型像敏单元 【，具有快速响应和 技术中最活跃的传感器。常规的CCD驱动电路实 较低的像元传输延迟，适合高速率和高分辨率应用 现方法主要有：直接数字驱动、单片机驱动、EPROM 场合，它主要有三个模块组成：表面光积分单元，用 驱动、专用 IC驱动。现在，FPGA以其规模大、系统 于产生电荷信号；CCD移位寄存器，用于电荷信号 可编程、速度快、可靠性高、实现硬件的软件化设计 的转移；输出放大器，将电荷信号转换成电压信号。 等优势成为数字系统设计的主流，非常适合CED时 IL—P3的结构如图1。 序电路的设计。本‘文采用 ALTERA公司的可编程 图1 IL—P3的结构图 收稿 日期：2009—09—01 作者简介：杨 波 1984一 ，男，陕西韩城人，西安邮电学院自动化学院硕士研究生； 陈文艺 1964一 ，男，重庆人，西安邮电学院通信与信息工程学院教授 ，硕士生导师。 · 94 · 西 安 邮 电 学 院 学 报 2O10年 1月 图中IL-P3的有效像元为2048个，像元大小 力、转移效率、信噪比等性能的一个重要因素。本文 为 14tnn×14tma，感光面积为 196t,m2，长宽 比为 采用可编程逻辑器件FPGA与Verilog语言，通过 ㈨l薹2；LK慨r 1：1。像元将光信号转换成电荷信号，电荷量的大小 软件编程对其硬件结构和工作方式进行重构，从而 依赖光强和积分时间的大小且呈现线性变化。电荷 使得硬件设计如同软件设计那样方便快捷。 被收集到一个独立的存储井，各个存储井紧邻其相 IL—P3一B正常工作需要六路时钟信号，即两 应的像元，这将有助于减小图像延迟和像元复位时 相时钟信号 CR1和 CR2，信号输出时钟信号 CR— 的不均匀性及感光单元与CCD移位寄存器之间的 LAST，像元复位信号RTS ，行转移同步信号TCK， 信号串扰。IL—P3的主要指标如下： 积分时间控制信号PR。整个驱动信号的工作过程 单输出，最高驱动频率为40MHz； 如下：当TCK的高电平到来时，CCD传感器曝光的 低延迟的表面栅光敏元； 光敏单元会将采集到的光信号转移到相应的移位单 最大行扫描率为 19KHz； 元中。CCD的光敏单元在PR积分控制信号的作用 过饱和曝光时间的控制； 下重新开始感光积分，而进入移位单元中的信号将 动态范围大于 1800：1，具有良好的线性输出； 在两相操作时钟 CR1和 Cl 的作用下移动。RTS 高灵敏度，响应率达到43 V／Uj／cm2 ； 信号的作用是减小两像元之间的相关信号，在当前 1．2 IL—P3驱动时序的分析 像元输出后到下一个像元到来前，对残余信号进行 高速CCD的驱动信号是一组时序关系比较复 清除。各驱动信号间的时序关系如图2。 杂的脉冲信号，它是影响CCD器件的信号处理能 广_-、