第2章器件物理基础.pptVIP

模拟CMOS集成电路设计第二章 器件物理基础 N型、P型半导体 N型(Negative)：型掺杂是在硅中添加磷 ,磷和砷的外层都有五个电子，因此它们在进入硅晶格时不会处在正确的位置上。第五个电子没有可供结合的键，因此可以自由地到处运动，只需很少的一点杂质就可以产生足够多的自由电子，从而让电流通过硅。N型硅是一种良好的导体。电子具有负(Negative)电荷，因此称作N型硅。 N型、P型半导体 P型(Positive)：对于P型掺杂，则使用硼或镓作为掺杂剂。硼和镓都只有三个外层电子。在混入硅晶格后，它们在晶格中形成了“空穴”，在此处硅电子没有形成键。由于缺少一个电子，因此会产生正（Positive）电荷，故此称作P型硅。孔可以导电，空穴很容易吸引来自相邻原子的电子，从而使空穴在各原子之间移动。P型硅是一种良好的导体。 PN结的形成 PN结的单向导电性（即正向导通，反向截止） 一、正偏特性 二、反偏特性 结论： PN结具有单方向导电特性。 MOS器件结构 MOS Device Structure （MOS） MOS器件结构 1、MOS器件是四端器件，电压控制器件 2、MOS器件的源和漏在几何上是等效的，可互换。 3、衬底端的电平必须是PN结反偏，用过重掺杂的欧姆接触连接 4、 N阱CMOS工艺，NMOS共享一个衬底端，PMOS有各自 的衬底端。接法？ MOS器件结构 MOS器件的源和漏在几何上是等效的，可互换。但是为了电路分析的时候方便，电气特性上，我们把MOS管源漏又是区分的。 MOS Symbols MOS沟道形成 MOS沟道形成 MOS沟道形成 MOS沟道形成 MOS Channel Formation MOS管的V-I特性假设 MOS管的V-I特性 沟道电流随Vds的关系(NMOS) MOS管的V-I特性 假设漏极电压大于0。由于沟道电势从源极的0V变化到漏 极的VD，所以栅与沟道之间的局部电压差从VG变化到 VG－VD。因此，沿沟道x点处的电荷密度可表示为: 电流与电荷密度的关系 一个载有电流I的半导体棒，如果沿电流方向的电荷密度是Qd（C/m），电荷移动速度是v（m/s），那么 电流方程的推导 MOS管的V-I特性（一阶） MOS管的V-I特性（一阶） MOS管I/V特性(小结） 1、截至区VGSVT MOS管I/V特性(小结） 2、线性区 MOS管I/V特性(小结） 3、饱和区 MOS管I/V特性(小结) 二阶效应(Second-Order Effects) 体效应(Body Effects) 沟道长度调制（Channel Length Modulation） 沟道长度调制（Channel Length Modulation） 亚阈值导电性（Subthreshold Conduction） 跨导gm 定义漏电流的变化量除以栅源电压的变化量为“跨导” ,它表示MOS管电压转换为电流的能力 跨导gm 线性区 MOS小信号模型 MOS小信号模型 输出电阻rds或ro MOS器件电容特性 MOS器件电容 寄生电容： （1）晶体管源端和漏端的有源区都与P型衬底形成了ＰＮ结，引入了PN结势垒电容 （2）多晶硅栅与源/漏区的交叠而产生的电容C3和C4。 这些电容中每一个电容的值可以由晶体管的偏置情况 决定 MOS器件电容 MOS器件电容 MOS器件电容 器件关断时 （1）没有沟道形成，栅与衬底之间的电容为栅-衬底电容由氧化层电容和耗尽区电容Cd串联得到 ：CGB=(WLCOX)Cd/(WLCOX+Cd) （2）栅与源端和漏端只存在交叠电容：Cgs=Cgd=Cov*WLd MOS器件电容 在深三极管区 1)S和D有近似相等电压,那么栅-沟道电容，WLCox，被栅源和栅漏平分 ,CGD=CGS=WLCox/2+WCov。 2)因为导电的沟道在栅和衬底之间起了“屏蔽”的作用,栅-衬底电容常被忽略 . 3)栅氧化层下的耗尽层电容也平分到源漏两端： MOS器件电容 在饱和区 MOSFET的栅-漏电容大约为CGD=WCov。CGS=2WLCox/3+WCov。 因为导电的沟道在栅和衬底之间起了“屏蔽”的作用,栅-衬底电容常被忽略 栅源和栅漏电容随VGS的变化曲线 PMOS管 完整模型 在前面的分析中，我们一直假设：当VGS下降到低于VTH时器件会 突然关断。实际上，VGS~VTH时，一个“弱”的反型层仍然存在， 并有少量源漏电流。甚至当VGSVTH，ID也并非是无限小， 而是与VGS呈现指数关系。这种效应称为“亚阈值导电”。 ？ ？ 跨导gm 晶体管的本征电容，由MOS管的结构 引入的电容 (1) 栅与沟道之间的氧化层电容C1；