单片机原理与C51基础 教学课件 作者 赵丽清 第8章.ppt

第8章80C51单片机并行系统扩展技术 第8章目录 8.180C51系列单片机的并行系统扩展概述 8.1.180C51系列单片机的并行系统扩展能力 8.1.2地址的锁存 8.1.3存储器空间地址 8.2外部存储器的扩展方法 8.2.1程序存储器的扩展 8.2.2数据存储器的扩展 8.2.3数据存储器和程序存储器的统一编址 8.3外部I/0口的扩展方法 8.3.1对I/O口的编程指令 8.3.2简单并行I/O接口扩展 8.3.381C55可编程I/O接口及扩展技术 8.3.482C55可编程接口电路的扩展 8.1 并行系统扩展概述 80C51系列单片机其芯片内部集成了计算机的基本功能部件，如CPU、RAM、ROM、并行和串行I/O口以及定时/计数器，使用非常方便。 对于小型的控制及检测系统，利用单片机自身的硬件资源就够了，但对于一些较大的应用系统，往往还需要扩展一些存储器、及并行口等外围芯片，以补充单片机硬件资源的不足。 8.1 并行系统扩展概述 8.1.180C51系列单片机的并行系统扩展能力 80C51单片机的地址线有P2口和P0口提供，共16位，故其片外可扩展的存储器最大容量为64KB，地址为0000H～FFFFH。由于51单片机访问片外数据存储器和程序存储器的指令及控制信号不同，故允许两者地址重合。 80C51单片机没有专门对外部扩展的I/O口、A/D、D/A芯片的操作指令，都借用对外部RAM的操作指令MOVX来实现对这些外部扩展芯片的控制。即每一个I/O口相当于一个RAM存储单元，CPU如同访问外部数据存储器一样访问扩展I/O口，对其进行读／写操作。 8.1 并行系统扩展概述 8.1.2地址的锁存 1、锁存的作用 80C51系列单片机以三总线(地址总线、数据总线、控制总线)方法外扩展存储器及外部I/O口芯片时，数据总线（D7～D0）和地址总线（A7～A0）低8位通过P0口分时输出，地址总线的高8位（A15～A8）通过P2口输出。 P0口采用分时复用的方法： CPU先从P0口输出低8位地址，从P2口输出高8位地址，从而利用PO口线和P2口线的高低电平的状态来确定具体访问的存储器空间位置，再从P0口读写数据。所以，只有通过地址锁存器把P0口首先输出的低8位地址锁存起来，才能实现PO口的复用功能。单片机的ALE引脚一般与锁存器的控制信号G相连接，在ALE的下降沿P0口的低8位地址信号进入锁存器，锁存器输出作为地址总线低8位的A7～A0。 8.1 并行系统扩展概述 8.1.2地址的锁存 2、锁存器 74LS373和74LS573等TTL芯片常用来完成上述的地址锁存功能。两者功能一样，只是芯片引脚的排列不同，用户可以根据印刷电路板的布线需要选用。它们都是带有三态门的、双列直插20引脚的8D锁存器。 74LS373其引脚图如图8-1所示，其内部结构图如图8-2所示。 8.1 并行系统扩展概述 8.1.2地址的锁存 2、锁存器 74LS373的引脚符号和功能如下： (1)D7～D0：三态门输入端。 (2)Q7～Q0：三态门输出端。 (3)GND：接地端。 (4)VCC：电源端。 ：三态门使能端。，三态门输出为标准TTL电平；=1，三态门输出高阻态。 (6)G：8D锁存器控制端。当G=1时，锁存器处于透明工作状态，即锁存器的输出状态随数据输入端的变化而变化，即Qi=Di(i=1，2…8)。当G端由1变0时，数据被锁存起来，此时输出端Qi不再随输入端的变化而变化，而一直保持锁存前的值不变。G端可直接与单片机的锁存控制信号端ALE相连，在ALE的下降沿进行地址锁存。 8.1 并行系统扩展概述 8.1.2地址的锁存 2、锁存器 74LS373的逻辑功能表见表8-1。图8-3是使用74LS373芯片作为80C51系列单片机P0口的低8位地址锁存器的连接方法。 8.1 并行系统扩展概述 8.1.3存储器空间地址 无论ROM和RAM哪种存储器芯片只要连接在系统中，单片机对其任意一个单元操作都需要先确定其地址空间。如某11根地址线的存储器芯片，其地址空间为2KB，如果系统中只有这一片芯片，那其地址范围可以是（0000H～07FFH）。当系统中扩展的存储器芯片多于一片时，对于同一种类（如：RAM）存储器的每一个单元必须具有唯一的地址. 8.1 并行系统扩展概述 8.1.3存储器空间地址 学校只有一座2KB个房间的宿舍楼，没有教学楼，则给宿舍的各个房间编号的方法非常简单，只需要从0000H开始编写到07FFH结束即可。只有一座教学楼无宿舍楼的情况相同。 但如果同时有一座2KB的教学楼和一座2KB宿舍楼其地址都可以从0000H开始编写到07FFH。虽然二者地址形式重叠，但是访问ROM和RAM的控制总线不同、指令不同，因此CPU完全能够准确区分