计算机电路基础（第二版）何超电子教案 计电二版 第11章 时序逻辑电.pptVIP

计算机电路基础(第二版)  何超 主 编 中国水利水电出版社 第11章 时序逻辑电路 11.1　时序逻辑电路的定义和特点 11.1.1　时序逻辑电路的定义 与上一章讲述的组合逻辑电路不同，本章介绍的时序逻辑电路，在任一时刻电路的输出状态，不仅取决于当时的输入信号的状态，还与电路原来的输入及所引起的电路状态有关。 时序逻辑电路按照其工作方式的不同，又分为同步时序逻辑电路和异步时序逻辑电路。本章着重讨论同步时序逻辑电路。 11.1.2　时序逻辑电路的特点 1. 结构特点 图11-1为同步时序逻辑电路的结构框图。从电路结构框图中可以看出时序逻辑电路的两个显著特点。 （1）时序逻辑电路通常包括组合电路和存储电路两部分。时序逻辑电路中的组合电路可以非常简单，甚至不存在，但是必须有存储电路。 （2）存储电路的输出必须反馈到输入端，与电路的输入信号一起决定组合电路的输出。 在图11-1中，涉及到四组变量：整个电路的输入信号X、整个电路的输出信号Z、存储电路的输入信号（驱动信号）W、存储电路的输出信号（状态信号）Y。 可以看出，只有输入信号X由外电路提供，这四组变量之间的逻辑关系可以用三组方程来描述： Z=F(X,Y) （输出方程） W=H(X,Y) （驱动方程） （状态方程） 2. 功能特点 由于电路中存在存储单元和反馈，时序逻辑电路在任一时刻的输出信号，与电路原来的输入及状态有关，而不仅仅取决于当时的输入信号。 11.2　触发器 数字电路中，在对二值数字信号进行算术运算和逻辑运算时，经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元——触发器，它是时序逻辑电路中存储电路的基本单元。 为了实现上述信息存储功能，触发器必须具有以下两个基本特点： （1）具有两个能自行保持的稳定状态，用来表示存储的二值信号“0”或“1”。 （2）可以根据不同的输入信号将状态设置成“0”或“1”。 常用的触发器按逻辑功能不同分为RS触发器、JK触发器、D触发器、T触发器、Tˊ触发器。不同功能的触发器在使用时操作方法不同。 按电路结构不同触发器可分为：基本RS触发器、同步RS触发器、主从触发器、维持阻塞触发器、边沿触发器。不同的电路结构确定了触发器不同的动作特点。 11.2.1　基本触发器 基本RS触发器是电路结构最简单的一种，也是构成其他复杂电路结构触发器的一个组成部分。 1. 电路结构和工作原理 基本RS触发器可以由两个或非门交叉耦合组成。图11-2所示为电路结构和逻辑符号。 对于单独一个或非门G1，如果一个输入端状态已定，比如接“0”，其输出端Q的的状态将随另一个输入端Rd而改变。Rd输入高电平，则Q = 0；一旦Rd高电平消失，门电路输出端Q随之变成1。Rd输入高电平使Q变成的“0”状态在Rd的高电平消失后无法保持。 若用另一个或非门G2将G1的输出Q反相，则G2的输出与G1的输入信号Rd同相。再 将G2的输出作为G1的另一个输入，那么即使原来的输入信号Rd高电平消失，由于G2的输出已经变成高电平，门电路G1的输出状态能够自行保持。由于图11-2电路结构的对称性，G2的输出状态也能够保持。 换言之，该触发器由两个或非门组成。两个门的输出端分别引入对方门的输入端，正常情况下，两输出端Q和的状态相反，并以Q端的状态作为触发器的状态，当触发器的状态稳定后，即使两输入端Rd和Sd信号消失，触发器的状态仍然保持不变，即具有记忆性。Rd称为复位端或清0端，Sd称为置位端或置1端。且均为高电平有效。 2. 逻辑功能分析 下面讨论不同的输入信号组合如何确定电路触发器的输出状态。 由或非门组成的基本RS触发器，其输入信号端Rd、Sd均为高电平有效。即：输入信号为高电平时才执行规定的操作（清0、置1等）。 （1）当Sd = 0、Rd = 0时，电路有两个基本状态，即 ；记作“0状态”。 ；记作“1状态”。 此时电路的输出状态保持不变。称为“保持”操作。 （2）当Sd = 1、Rd = 0时 这时，如果Sd端信号消失（即Sd = 0），由于Q端高电平接到G2门的输入端，所以Q = 1的状态可以维持。 （3）当Sd = 0、Rd = 1时 这时，Rd端信号消失后，Q = 0的状态不变。 （4）当Sd = 1、Rd = 1时 Sd、Rd同时为高电平时，电路输出为不定状