微机原理与接口技术电子教案梁建武 第4章1.ppt

4.1.6 存储器芯片与处理器连接 1 存储器地址分配 在进行存储器与CPU连接前，首先要确定内存容量的大小和选择存储器芯片的容量大小。我们在设计微机内存时，往往要选择若干存储器芯片才能达到内存容量的要求。这些选择好的存储器芯片如何同CPU有效地连接并能有效地寻址，就存在一个存储器的地址分配问题，在进行地址分配时，一定要将ROM和RAM分区域安排。IBM PC／XT的内存地址分配是将ROM安排在高端，而把RAM安排在低端。在多芯片组成的微机内存中，往往通过译码器实现地址分配。 2 存储器地址译码器 存储器系统设计是将芯片与所确定的地址空间联系起来，即将芯片中的存储单元与实际地址一一对应，这样才能通过寻址对存储单元进行读写。每一个存储器芯片都有一定数量的地址输入端，用来接收CPU的地址输出信号。CPU的地址输出信号，原则上每次只能寻址到一个存储单元，到底一个地址信号实际上能够寻址到哪个芯片（或几个芯片共同组成一个8位的单元）上的哪一个单元，这就要由地址译码器来确定。 74LS138 3：8译码器 74LS138是一个3：8译码器，即3个地址信号输入，可被译码产生Y0～Y7 8种译码信号输出。图4-1给出了74LS138的外部引脚信号，表4-1是它的译码真值表。从表中可见，当输入端A、B、C为某一种输入状态时，输出端Y0～Y7中只有一个是有效电平（低电平L）输出，其他输出端均为无效电平（高电平H）。 3存储器芯片与CPU的连接 存储器芯片的外部引脚按功能分为数据线（DB）、地址线（AB）和控制线（CB）。CPU对存储器的读写操作首先是向其地址线发地址信号，然后向控制线发读写控制信号，最后再在数据线上传送数据信息。同时，每一块存储器芯片，其地址线、数据线和控制线都必须和CPU建立正确的连接，才能进行正确的读写操作。 CPU总线的负载能力 在小型系统中，CPU总线的负载能力是可以驱动存储器系统的。但当CPU和大容量的标准ROM、RAM一起使用或扩展成一个多插件系统时，就必须用接入缓冲器或总线驱动器等方法增加CPU总线的驱动能力。地址总线只需接入单向的驱动器，例如74LS244、74LS373等，数据总线需要接入双向驱动器，例如74LS245等。 存储器与CPU的速度匹配问题 在选择存储器芯片时，就应考虑与CPU速度的匹配问题。CPU严格按照存储器读写周期的时序进行读写操作，当存储器速度跟不上CPU时序时，设计系统时应注意插入TW。但随着大规模集成电路的发展，目前存储器芯片与CPU的速度匹配已不成大问题。 存储器的寻址方法 1）线选择法 这种方法直接用CPU地址总线中某一高位线作为存储器芯片的片选信号，简称为线选法。线选法的优点是连接简单，片选信号的产生不需要复杂的逻辑电路，只用一条地址线与MREQ的简单组合就可产生有效的CS。例如，某一计算机系统，共有16条地址线，现只需接入1KB的RAM和1KB的ROM，因此可以确定，当地址范围要求如表4-2所示时，字选线为10条，可用A0～A9充当；若用A10作片选，则RAM和ROM的地址为表第一组，当用A11作片选时，地址范围如第二组。 2）全译码法 全译码法将高位地址线全部作为译码器的输入，用译码器的输出作片选信号。在这种寻址方法中，低位地址线用作字选，与芯片的地址输入端直接相连；高位地址线统统连接进译码电路，用来生成片选信号。这样，所有的地址线均参与片内或片外的地址译码，不会产生地址的多义性和不连续性。在全译码方式中，译码电路的核心常用一块译码器充当，例如前面介绍的74LS138等。(另外还有部分译码的方法：就是部分高地址不参加译码，缺点是地址的多义性和不连续性，优点是结构简单。） 全译码的两个例子 微机原理及接口技术 主编 梁建武 中国水利水电出版社 4.1 存储器概述 除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法 CPU CACHE 主存（内存） 辅存（外存） 4.1.1 半导体存储器的分类 按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失 半导体存储器的分类 半导体 存储器 只读存储器 （ROM） 随机存取存储器 （RAM） 静态RAM（SRAM） 动态RAM（DRAM） 非易失RAM（NVRAM） 掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM） 闪速存储器（Flash Memory） 读写存储器RAM 组成单元 速度 集成度 应用 SRAM 触发器 快 低 小容