计算机组成原理(第三版) 教学课件 作者 978 7 302 27973 0 计算机组成原理第四章课件(第三版).ppt

计算机组成原理(第三版) 教学课件 作者 978 7 302 27973 0 计算机组成原理第四章课件(第三版).ppt

  1. 1、本文档共96页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
* 第*页 8. 双通道内存技术 双通道内存技术,就是在北桥芯片组里制作两个内存控制器,这两个内存控制器是可以相互独立工作的。在这两个内存通道上,CPU可以分别寻址、读取数据,从而可以使内存的带宽增加一倍,理论上数据存取速度也相应增加一倍。 * 第*页 4.5存储保护 由于多个用户对主存的共享,就有多个用户程序和系统软件存于主存中。为使系统能正常工作,要防止由于一个用户程序出错而破坏其他用户的程序和系统软件,还要防止用户程序不合法地访问不是分配给它的主存区域。为此,系统应提供存储保护。 存储保护主要包括: 存储区域保护 访问方式保护。 * 第*页 4.5.1存储区域保护 (1)页表保护 (2)键方式 (3)环保护方式 * 第*页 4.5.2访问方式保护 对主存信息的使用可以有三种方式: 读(R) 写(W) 执行(E) 相应的访问方式保护就有R、W、E三种以及由这三种方式形成的逻辑组合。访问方式保护可以和上述区域保护结合起来使用。 为了有效地实现存储保护,还应该对计算机中某些寄存器的设置进行限制。 * 第*页 ? 本章小结 存储器两大功能是存储(Write)和取出(Read)。对存储器的三项基本要求是:大容量、高速度和低成本。 各类存储器具有不同的特点:半导体存储器速度快、成本较高;磁表面存储器容量大、成本低但速度慢,无法与CPU高速处理信息的能力匹配。在计算机系统中,通常采用多级存储器体系结构,即高速缓冲存储器Cache、主存储器和外存储器组成的结构。 提高存储器速度可以采用许多措施:采用高速器件;采用高速缓冲存储器Cache;采用多体交叉存储器;采用相联存储器;加长存储器字长等。 为了扩大存储容量,可以采用虚拟存储器技术。虚拟存储器是建立在主存和辅存物理结构基础之上,由附加硬件装置以及操作系统存储管理软件组成的一种存储体系。虚拟存储器有页式、段式、段页式三类。 信息工程学院·计算机组成原理 第四章 存储器及存储系统 * 信息工程学院·计算机组成原理 第四章 存储器及存储系统 * * 第*页 4.4.2 高速缓冲存储器 (7/11) 直接映象: (C)工作过程:地址变换部件在收到CPU送来的主存地址后,只需根据中间c位字段找到Cache存储器页面号,然后检查标记是否与主存地址高t位相符合,如果符合,则可根据页号地址和低b位地址访问Cache,如果不符合,就要从主存读入新的页面来替换旧的页面,同时修改Cache标记。 (D)优点:简单; 缺点:不灵活,命中率低。 * 第*页 4.4.2 高速缓冲存储器 (8/11) 全相联映象方式 (1)主存中的每一页面可以映象到Cache中的任何一个页面位置上,也允许采用任何替换算法从被占满的Cache中替换掉任何一个旧页面。 (2)主存地址 (3)优点:灵活 (4)缺点 访问速度太慢,这是因为要与所有标记全部比较一遍,才能确定是否命中; 成本太高 * 第*页 4.4.2 高速缓冲存储器 (9/11) 页号0 页号1 页号i 页号2m-1 标记 页号0 标记 页号1 标记 2c -1 主存页面标记 页内地址 图4-23 全相联映像方式 b位 m=t+c 位 m=t+c 位 Cache存贮器 主存 主存地址 * 第*页 4.4.2 高速缓冲存储器 (10/11) 组相联映象方式 (A)将Cache分为2n 个组,每组包含2r 个页面,Cache共有2c =2n+r 个页面。其映象关系为:j=(i mod 2 n )×2r +k (0≤k≤2r-1) 例,设n=3位,r=1位,考虑主存字块15可映象到Cache的哪一个字块中。 根据公式,可得: j=(i mod 2 n )×2 r +k =(15 mod 2 3)×2 1+k =7×2+k =14+k 又因为 0≤k≤2 r -1=1,所以 :k=0或1 代如后得j=14(k=0)或15(k=1)。所以主存模块15可映象到Cache字块14或15。在第7组。 (B)主存地址 (C) 组间是直接映象,组内是全相联映象。 小结:上述三种映象技术有一定的内在联系:当r=0时,就是直接映象;当r=c时,就是全相联映象。 * 第*页 4.4.2 高速缓冲存储器 (11/11) 0页 1 页 2 c-r-1 2 c-r 2 c-r+1 2 c-r+1-1 2 c-r+1 2 m-1 标记 0页 标记 1页 标记 2页 标记 3页 标记 2 c-2

文档评论(0)

时间加速器 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档