ULSI芯片设计中提高动态电路噪声容限方法研究.pdfVIP

ULSI芯片设计中提高动态电路噪声容限方法研究.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
162 计算机科学技术进展 ULSI芯片设计中提高动态电路噪声容限方法的研究 刘晓强;张伟,黄金明 (江南计算技术研究所,江苏无锡214083) 摘要:为了提高芯片的系统性能,动态电路已经广泛地应用于高性能ULSI芯片设计中。然而动态逻辑门不 具有与静态逻辑门相当的抗噪能力,在采用深亚微米工艺的ULSI芯片设计中,噪声的影响更加突出,为 了保证芯片运行的可靠性,使用动态电路首先要解决的就是动态电路的抗噪声干扰问题。本文在提高动 态电路抗噪能力的方法上作了比较全面地研究。首先,对一系列提高动态电路噪声容限的方法做了详细 的分析和仿真,然后提出了一种新的提高动态电路抗噪能力的方法。仿真结果表明新的方法在保持动态 电路速度不受影响的情况下,可以显著提高动态电路的抗噪能力。’ 关键词:数字集成电路;ULSI动态电路;噪声容限,抗噪 On to Immuni Circuit ty TechniquesImprove.Noise ofCMOS Logic Dynamic LIU Wei,HUANG Xiao—qiang,ZHANGJin—ming Instituteof 214083,China) (Jiangnan Technology,Wuxi Computing CMOScircuitsare in ULSI in Abstract:Dynamiclogic widelyemployedhigh-performancechipspursuinghigh tO than performance CMOSarele.ssresistantnoisesstaticCMOS system now.However,dynamicgates gates.Un— be forthereli— der noisetoleranceof circuitshasto more deepsubmicron.processtechnology,the dynamic important able havebeen to the toler- ofULSI the of enhancenoise operationchips.Inpaper,lotsdesigntechniques proposed anceof and introduceanovel dynamic numberof arelistedanalyzed.T1len,we logicgates.First。a techniques noise-tolerant Wehavedemonstrated andsimulationthat t

文档评论(0)

bb213 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档