SOC测试策略开发研究.pdfVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
SOC测试策略开发的研究 邵志标雷绍充 (西安交通大学电了与情息工程学院,陕两西安.710049) 摘要:SOC测试需采用测试复用技术,测试策略的聊『发则是其研究的重要内容。奉义先系统地分析和总结IIISOC测 SOC测试策略开 试的关键问题,然后建讧符合标准的概念性的SOC测试结构。接着以曲种最常用的结构为例,说Ⅲj 发的具体方法,并按核测试标准语苦(CTL)作以描述.本研究对规范化的soc测试策略开发很有研究和应用意义。 soc测试的关键问题 基丁.核的soc设计复用技术,大大提高了复杂的电子系统的设计效率,测试也须采用类似的复 _【}j技术。但测试复阁是~个分]i协作的问题,需要把信息从核提供者转移到核用户,这些信息可能 包括核内部DFT、测试方式及其协议、故障覆盖率和测试图形,等等。测试复用的含义是指把测试 的一个标准框架内。鉴于测试复用与设计人员的产品开发方法学和所采用的工具有关,测试复用意 味着核提供者还应该考虑产品开发方法学和开发工具[1儿2]。 SOC的测试存在许多问题。在传统的ASIC中,测试图形是对整个设计生成的,可以施加剑原 始输入,在原始输出可以观察测试响应,但SOC系统庞大,包含有不同功能、不同类型的核,而核 又可能是由基于核的模块组成,对每一个核,并不是都可以直接从系统的原始输入施加测试图形、 从系统的原始输出直接观察响应。而且随着电路工作频率的不断提高和芯片尺寸的不断缩小,不同 类型的元件及其连接的测试问题更为复杂,对soc核的测试就不单纯是对这些不同类型器件的ASIC 测试方法的组合,还有一系列其它棘手的测试问题,例如嵌入核的测试存取、测试控制及测试观察、 测试开发语言等问题,传统的设计和测试方法已难以应付这些问题[I][2][33。 在基于核的sOc测试中,对每一个要测试的核,得建立类似于ASlC测试那样的测试激励和输 出响应采集,这在SOC测试中名称分别为测试源(testsource)和测试收集(testsink);其次得建立 机构和测试策略来完成对单个核的测试,也就是说,得建立钡4试存取来在核的输入端确认测试图形, access 并从核的输出端传播测试响应,这样的机构在核测试称为测试存取机构(test mechanism),简 称TAM。 SOC核的测试复用是一个难题[1112],因为核提供者无从知晓核最终应用的场合、集成核的一【具 和方法,这样的背景下就不应对核测试策略有太大的限制,从而使得核测试可以在任何场合下容易 采用。要说明的是,由于核提供者并不能预料核使用的场合,核的可控性和可观性也不清楚,闪此 核提供者应该开发核测试策略,此策略对芯片集成时的存取、控制和观察的约束应该尽可能小 。 SOC核的测试集成同样是一个难题f6】【14】。对于未综合的软核,核集成者容易修改核测试甚至 插入DFT/BIST特征,实际上由核集成者来完成软核测试,核提供者只需要提供一些简单的测试导 则。对丁硬核,整个核设计是I矧定的,核集成者不能作修改,这就要求核提供者采_Llj的测试方法不 能违背芯片级的测试方法。一般而言,核提供者提供硬核的测试集,核集成者在不完全了解核测试 的操作/执行的情况r,需把核测试在芯片级集成。因此就出现,核测试时的隔离、测试存取机构、 测试控制平¨测试观察机构等问题。 测试或者其它测试结构,核使_L}j者还戍该完成互近逻辑和且连线的测试生成[15]。 defined 系统级芯片的牲体测试涉及剑各类核、川户白定义逻辑UDL(user logie)年¨生.近逻 辑博,SOC攀体测试策略不仅是对系统进行可测性分析/可测性设计以改善可测性雨I可观性 芯片级要求.例如测试时间、功耗和面积等的要求,调度也必须在核之间和核内以确定的顺序进{,, 避免影响每 个核的初始化和最终的内弈 P1500小钔 为7强

文档评论(0)

bb213 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档