高等模拟集成电路.ppt

高等模拟集成电路 张艳红 课程安排 成绩评价方法： 考试（课程成绩的60%），4-5次PSPICE实践练习作业（20%），平时实验成绩（20%）；考试为开卷（仅书和笔记本）。 PSPICE仿真作业/课程设计总结报告内容格式： 1手工设计计算（计算设计参数），设计说明；（40分） 2 电路图（将你的姓名学号打印在你的每一张电路图中）；（10分） 3仿真结果图或文件（将你的姓名学号打印在你的每一张结果图中）；注意：应选择最有意义能说明问题的结果提交；（20分） 4仿真结果分析说明；（15分） 5简单总结；（10分） 6A4纸，报告题目，姓名，学号；（5分）： 目录：1 CMOS模拟集成电路基础2 电流模电路3 抽样数据电路4 A/D转换器与D/A转换器5 集成滤波器6 收发器与身频前端电路7 CMOS集成电路制造工艺及版图设计 1 CMOS模拟集成电路基础 1.1 mos器件基础及器件模型 形成反型层N沟道（NMOS）：VGSVTn(阈值电压) 线性工作区（三极管区、电阻区）： VGS-VTnVDS0 饱和区（有夹断现象出现） 电流—电压曲线 分析： 本节专业术语： 1.1.2衬底调制效应 MOS器件输出电阻与沟道长度的关系 以上分析表明: 在VGS - VT一定下, ro ∝ L 2 而在ID一定的情况下, ro ∝ L 因为： Subthreshold Conduction VGS VTH 器件处弱反型区, VDS200mV后, 饱和区 ID-VGS平方律的特性变为指数的关系： ID=Ioexp(VGS/ξVT) 表征亚阈的单位栅宽电流密度 ID/W 1μA/μm,即每μm在na数量级. 亚阈区导电会导致较大的功率损耗。因此亚阈工作状态一般不可取。只在一些特殊情况，如低速低功耗的电路（如数据纪录的电表、仪表电路等）才会用到。 于是我们可算出图中 C1-C6 分别为 C1: Gate-Channal cap C1=WLCox C2: Gate-Substrate cap C3,C4:Overlap cap C3=C4=WCov , C5,C6:Junction cap C5=C6=W*E*Cj+2(W+E)* Cjsw 热电子效应 电场强度的增大，会使载流子的速度增加，动能增加。这种热电子容易注入栅极，形成栅电流。同样形成漏极到衬底的电流形成衬底电流，这是在电路设计中所要避免的问题。 因此，随着器件尺寸的减小，要求的电源电压也必须降低，以避免热电子的产生 思考： 为什么pmos的衬底电流较nmos小？ Spice模型 效率高的模型应具有较好的收敛性和连续性，以减少计算时间。 Level1:考虑漏源区的横向扩散、沟长调制效应和衬底偏置效应，没有考虑亚域值效应和短沟道效应，是和精度不高的长沟道器件（10u） Level2:二维解析模型。在Level1的基础上考虑亚域值效应和短沟道效应等等（6-7u） Level3:半经验模型。在Level2的基础上加入许多经验参数（2um） MOS Small-Signal Models 前面MOS器件在各工作区的I/V特性所讨论的是电流和电压是在一个大范围内变化的特性.故称为大信号模型.通常我们研究器件的工作区域(工作点),输入输出范围,都属于大信号分析.若我们的讨论只限于MOS器件作为在某一工作点附近微小变化的行为,称为小信号分析.此时MOS器件的工作模型称小信号模型. MOS管的交流小信号模型是以其直流工作点为基础的。由于分析的 是MOS管的交流小信号的响应，因此可以在工作点附近采用线性化的方法得出模型。小信号模型中的参数直接由直流工作点的电流、电压决定。相同的MOS管在不同的直流工作点处得到的小信号参数是不同的。交流模型反映的是MOS管对具有一定频率的信号的响应， 它有别于MOS管的直流特性 注: ＊ 显然，衬底跨导表示衬底偏置电压对漏电流的控制能力。它通过改变表面耗尽层的厚度，从而改变空间电荷面密度来控制表面反型层的电荷密度。最终实现对沟道导电能力的控制。因此，衬底作用可视为另一个栅，也称为“背栅”。 (4) 考虑MOS寄生电容后的高频小信号等效电路为: 1.2基本放大电路 Studying Object ★共源放大器 ★共漏放大器（也叫源极跟随器） ★共栅放大器 ★共源共栅放大器（也叫级联放大器） ★差分放大电路 ★电流源电压源电路 ★思考：当NMOS管