FPGA在高速图像采集中的应用研究.pdfVIP

工 程 技 术 SCIENCE＆TECHNOLOGY． 匪圆 订 “ FPGA在高速图像采集中的应用研究 冯镇强 (广东省河源市妇幼保健院 广东河源 517000) 摘 要：在高速图像数据采集中，需要对扫描的图像数据进行JPEG压缩，在设计高速 ．大规模的电路时，利用硬件描述语言|唁程并下戴到 FPGA芯片上被 广泛应 用，文章~,FPGA在高速 图像采集中的应用做 了简要分析探究。 关键词：FPGA 高速 图像采集 方案设计 中图分类号：TP2 文献标识码 ：A 文章编号：1672-3791(zo11)04(c)一0063--01 在高速图像数据采集 中，需要对扫描的图像数据进行压缩，即JP K=l／2 K=O EG压缩。JPEG压缩过程主要包含二维离散余弦变换，量化和熵编码。 定义如图l所示模块 。经过运算简化 ，整个一维DCT流程可以 作为JPEG压缩编码的核心部分，离散余弦变换 (DiscreteCosineTran 由图2表示 。 sform，DCT)是一种频域变换，是大多数当今图像和视频编码标准的 为提高电路的处理速度，在DCT的设计中采用流水线技术对，如 核心 ，包括JPEG，H．264，H．263+，MPEG-1，MPEG-2和MPEG-4．当前 果在相邻寄存器间存在大规模组合电路，会造成信号在两寄存器间 作为一种变换编码器，广泛地应用于静态与动态图像和视频压缩中。 传输延时加大，从而限制了系统的最高时钟频率。流水线技术在庞大 在设计高速 、大规模的电路时 ，利用硬件描述语言编程并下载 的组合电路中插入寄存器，将电路分割成多级，降低了相邻寄存器间 到FPGA芯片上 已经成为一种潮流 ，现场可编程逻辑阵列 (Field 的传输 时延 ，从而带来整个电路时钟频率的提高 ，对于二维DCT变 ProgrammableGateArray，FPGA)是作为专用集成 电路 (ASIC) 换 ，通常采用行列式分解的方法来降低计算的复杂度，由二维变换转 领域 中的一种半定制电路而出现的。FPGA器件几乎可以实现所有 换为一维变换，通过两次一维DCT来实现二维DCT，降低数据量运算 的数字电路的功能 。目前 ，器件集成度已经高达数百万门数量级 ， 量的同时也降低了算法实现的难度。本文在数据流 图算法基础上 ，采 工作频率高达300MHz，以上。相BkASIC与DSP，FPGA以其成本、灵 用一种改进的基于流水线结构实现二维DCT。 活性和速度方面的综合优势 ，在通信 、教育、数据处理 、网络 、仪器、 工业控制 、军事和航天航空等众多领域得到 了广泛应用。 2 方案设计 输入数据先做 一维DCT行变换 ，通过转置矩阵存储行变换的 1基本方法 结果再做列变换得到二维DCT变换得到二维DCT变换结果 。该二 以8个点的给定序列为例说明，二维DCT变换公式如下 ： 维DcT输入数据为8X8矩阵，每个像素点均为8比特无符号数 ，输 77 (2x+1)u (2y+!)v7r 出结果数值为13比特 ，最高位为符号位，其余为数值位。整个模块 F(u，v)=l／4C(u)C(v)[∑∑f(x，y)cos—— cos一 】 实现二维DcT运算过程的时钟间隔 (1atency)为163个时钟周期。 m=0 n=0 l6 l6 转置矩阵RAM的实现采用一块8×8RAM，行变换的结果通过列 其中U，v=0，l，2…7 C(k)={ k=l，k≠0 } 的方式写入数据，再以行的方式读 出数据，实现方式通过地址产生器 来完成RAM的读写操作。由此二维DCTIb~题转变为一维DCT实现。