《数字电子技术》试卷-世界大学城.docVIP

试卷十 一、填空题（每空1分，共20分） 1、逻辑代数的三个规则分别是--------------- 、--------------、-------------。 2、逻辑函数有四种常用的表示方法，分别是---------------、-------------------、-----------、-------------。 3、最基本的逻辑门电路有-------------、--------------、---------------。 4、触发器的逻辑功能可以用------------、-----------、-------------、-------------等方法来描述。 5、集成门电路分为--------和-------两大类，其中CMOS电路具有--------------、--------------、------------------、-------------------等优点。 二、选择题（每题1分，共10分） 1、触发器（ ） 1）有两个稳定状态 2）一个稳定状态，一个暂稳态。 3）无稳定状态。 2、三极管可靠截止的条件是（ ） 1）UBE≤0 2)UBE 0 3)UBE=0、7V 3、异或运算的逻辑式是（ ） 1）Y=A B 2)Y=A⊙B 3)Y=AB 5、用卡诺图化简逻辑函数时，4个相邻最小项合并，可以消去（ ）个变量。 1）1 2）2 3）3 6、十二进制加法计数器需要（ ）个触发器构成。 1）8 2）16 3）4 7、从时序逻辑电路的组成看，（ ） 1）触发器必不可少。 2）组合逻辑电路必不可少。 3）以上二者都不能少。 8、N进制计数器是指该计数器（ ） 1） 有N个有效状态 2）由N个触发器组成 3）有N个有效循环 9、能够通过并联输出端实现线与的门电路是（ ） 1）普通与非门 2）三态门 3） 集电极开路门 10、在不影响逻辑功能的情况下，TTL与非门的多余端可（ ） 1）接电阻 2）悬空 3）接低电平 四、化简题（每题5分，共10分） 1、Y=(AB)C+ABC+ C (用代数法化简） 2、Y=+A C+ C (用卡诺图化简) 五、画图题（每题5分，共10分） 1、画出全加器的逻辑符号，并列出其真值表。 2、已知TTL边沿JK触发器输入CP、J、K的波形，试对应画出Q端的波形。 设触发器的初始状态为Q=0。 六、设计逻辑电路题（每题10分，共20分） 1、试用CTLS161的异步清零功能构成十一进制计数器。 2、设计一个三变量的判奇电路，要求三个输入变量中有奇数个为1时输出为1，否则为0。 七、数制转换写出转换步骤。（10分） 1、（1101）2=（ ）10 2、（235）8=（ ）2 =（ )16 3、（17）10=（ ）2= ( ) 8 八、试用555定时器构成施密特触发器。已知电源电压为15V。 (1)画出电路图。（5分） （2）两个触发电平分别是多少？（5分） 共3页 第 1 页