EDA技术实用教程（第三版） 教学课件 作者 潘松 黄继业 第七章.pdfVIP

EDA 技术实用教程 第 7 章 宏功能模块与IP应用 7.1 宏功能模块概述 算术组件 累加器、加法器、乘法器和LPM算术函数 门电路 多路复用器和LPM门函数 I/O组件 时钟数据恢复(CDR)、锁相环(PLL)、双数据速率 (DDR)、千兆位收发器块(GXB)、LVDS接收器和发送器、 PLL重新配置和远程更新宏功能模块 存储器编译器 FIFO Partitioner、RAM和ROM宏功能模块 存储组件 存储器、移位寄存器宏模块和LPM存储器函数 K 康芯科技 X K 7.1 宏功能模块概述 7.1.1 知识产权核的应用 AMPP程序 MegaCore函数 OpenCore评估功能 OpenCore Plus硬件评估功能 K 康芯科技 X K 7.1 宏功能模块概述 7.1.2 使用MegaWizard Plug-In Manager 输出文件.bsf ：Block Editor 中使用的宏功能模块的符号（元件）。 • 输出文件.cmp ： 组件申明文件。 • 输出文件.inc ： 宏功能模块包装文件中模块的AHDL包含文件。 • 输出文件.tdf ： 要在AHDL设计中实例化的宏功能模块包装文件。 • 输出文件.vhd ： 要在VHDL设计中实例化的宏功能模块包装文件。 • 输出文件.v ： 要在VerilogHDL设计中实例化的宏功能模块包装文件。 • 输出文件_bb.v ：VerilogHDL设计所用宏功能模块包装文件中模块的空体或 black-box 申明，用于在使用EDA 综合工具时指定端口方向。 • 输出文件_inst.tdf ： 宏功能模块包装文件中子设计的AHDL例化示例。 • 输出文件_inst.vhd ： 宏功能模块包装文件中实体的VHDL例化示例。 • 输出文件_inst.v ： 宏功能模块包装文件中模块的VerilogHDL例化示例。 K 康芯科技 X K 7.1 宏功能模块概述 7.1.3 在QuartusII 中对宏功能模块进行例化 1、在VerilogHDL和VHDL 中例化 2、使用端口和参数定义 3 、使用端口和参数定义生成宏功能模块 计数器 乘-累加器和乘-加法器 加法/减法器 RAM 乘法器 移位寄存器